SU434409A1

SU434409A1 - DEVICE FOR SUMMATION | LOW-PULSE SIGNALS {

Info

Publication number: SU434409A1
Application number: SU1752359A
Authority: SU
Original assignee: В. Д. Самойлов , И. А. Крыжановский Институт электродинамики Украинской ССР
Priority date: 1972-02-28
Filing date: 1972-02-28
Publication date: 1974-06-30

Description

1one

Изобретеиие относитс к области автоматики и аналого-цифровой вычислительной техники .The invention relates to the field of automation and analog-digital computing.

Известны устройства дл суммировани широтно-имиульсных сигналов, содержащие схему совиадени , нервый и второй входы которой соединены соответственно с первым и вторым входами собирательной схемы, первый вход которой соединен также с шиной первого слагаемого, а выход - с шиной переноса .Devices for summing pulse width signals are known, which contain a siaiadenal circuit, the nerve and second inputs of which are connected respectively to the first and second inputs of the collecting circuit, the first input of which is also connected to the first term bus and the output to the transfer bus.

В таких устройствах врем суммировани двух широтно-имнульсных сигналов максимальной длительности равно длительности двух периодов следовани слагаемых.In such devices, the time of summation of two pulse-width signals of maximum duration is equal to the duration of two periods of the following terms.

В предложенное устройство введен многоустойчивый фазо-импульсный элемент, вход которого соединен с шиной второго слагаемого , а выход - с единичным входом триггера, нулевой вход которого подключен к шине сброса, а нулевой выход - к второму входу схемы совпадени , выход которой соединен с шиной суммы.The proposed device has a multi-stable pulse-phase element, the input of which is connected to the second term bus, and the output is connected to a single trigger input, the zero input of which is connected to the reset bus, and the zero output is connected to the second input of the coincidence circuit, the output of which is connected to the sum bus .

Это позвол ет повысить быстродействие.This allows for improved performance.

На чертеже показана блок-схема устройства .The drawing shows a block diagram of the device.

Первое слагаемое х, представленное в пр мом коде, поступает на параллельно соединенные первые входы собирательной схемы 1 и схемы 2 совпадени . Второе слагаемое у,The first term x, represented in the forward code, arrives at the first inputs of the collecting circuit 1 and the coincidence circuit 2 which are connected in parallel. The second term is y,

представленное в обратном коде как 1-у, заноситс в многоустойчивый фазо-импульсный элемент 3. В начале каждого периода следовани слагаемых триггер 4 импульсами сброса t/T устанавливаетс в такое состо ние, что на параллельно соединенные вторые входы схем 1 и 2 поступает сигнал с пол рностью, обратной пол рности слагаемого у. В момент прихода сигнала с выхода элемента 3 триггерpresented in the reverse code as 1-y, is entered into the multi-stable phase-pulse element 3. At the beginning of each period of the following terms, the trigger 4 is reset by t / T reset pulses in such a state that the signal parallel to the second inputs of circuits 1 and 2 the inverse of the polarity of the term y. At the time of arrival of the signal from the output element 3 trigger

4 опрокидываетс и на вторые входы схем 1 и 2 поступает сигнал, соответствуюш,ий пол рности слагаемого г/. Таким образом, на выходе собирательной схемы обеспечиваетс выделением суммы младшего разр да (-Рм), а на4 is tilted and a signal is received at the second inputs of circuits 1 and 2, corresponding to the polarity of the term g /. Thus, at the output of the collecting circuit is provided by the allocation of the amount of the younger bit (-PM), and

выходе схемы совпадени - выделение суммы старшего разр да (Рс) за врем одного периода следовани слагаемых х и у.the output of the coincidence circuit is the allocation of the sum of the higher bit (Pc) during the time of one period of the following x and y terms.

Предмет изобретени Subject invention

Устройство дл суммировани широтно-импульсных сигналов,- содержаш,ее схему совпадени , первый и второй входы которой соединены соответственно с первым и вторым входами собирательной схемы, первый вход которой соединен также с шиной первого слагаемого , а выход - с шиной переноса, отличаюшеес тем, что, с целью увеличени быстродействи , оно содержит многоустойчивый фазо-импульсный элемент, вход которогоA device for summing pulse-width signals, containing its coincidence circuit, the first and second inputs of which are connected respectively to the first and second inputs of the collecting circuit, the first input of which is also connected to the tire of the first term, and the output to the transfer bus, characterized by that, in order to increase speed, it contains a multi-stable phase-pulse element, the input of which

соединен с шиной второго слагаемого, а выход - с единичным входом триггера, нулевой вход которого подключен к шине сброса,connected to the bus of the second term, and the output - with a single trigger input, the zero input of which is connected to the reset bus,

а нулевой выход - к второму входу схемы совпадени , выход которой соединен с шиной суммы.and zero output to the second input of the coincidence circuit, the output of which is connected to the sum bus.

их X Рtheir X P

их. their.

4four

Вы)(.РгYou) (. Pr

QQ