SU487450A1 - Device for forming a series of rectangular pulses - Google Patents

Device for forming a series of rectangular pulses

Info

Publication number
SU487450A1
SU487450A1 SU1997154A SU1997154A SU487450A1 SU 487450 A1 SU487450 A1 SU 487450A1 SU 1997154 A SU1997154 A SU 1997154A SU 1997154 A SU1997154 A SU 1997154A SU 487450 A1 SU487450 A1 SU 487450A1
Authority
SU
USSR - Soviet Union
Prior art keywords
adder
output
inputs
trigger
series
Prior art date
Application number
SU1997154A
Other languages
Russian (ru)
Inventor
Виктор Трофимович Рябуха
Валентин Филиппович Канарский
Анатолий Маркович Блакитный
Вячеслав Вячеславович Ишунин
Original Assignee
Харьковский Институт Радиоэлектроники
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский Институт Радиоэлектроники filed Critical Харьковский Институт Радиоэлектроники
Priority to SU1997154A priority Critical patent/SU487450A1/en
Application granted granted Critical
Publication of SU487450A1 publication Critical patent/SU487450A1/en

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Description

1one

Изобретение относитс  к радиотехнике, может быть использовано в устройствах автоматики и электроизмерительной техники.The invention relates to radio engineering, can be used in automation devices and electrical measuring equipment.

Р1звестно устройство дл  формировани  серий пр моугольных импульсов, содержащее сумматор, счетные входы триггеров которого поразр дно подключены к выходам первой группы импульсно-потенциальных вентилей, элемент «ИЛИ, подключенный одним из входов к выходу сумматора, триггер запуска и элемент задержки.A device for forming a series of square-wave pulses containing an adder, whose counting trigger inputs are connected to the outputs of the first group of pulse-potential gates, the OR element connected by one of the inputs to the adder output, the trigger trigger, and the delay element are known.

Цель изобретени  - изменение числа импульсов в каждой серии.The purpose of the invention is to change the number of pulses in each series.

Предлагаемое устройство отличаетс  тем, что оно дополнительно содержит суммирующий счетчик, выходы триггеров которого поразр дно подключены к потенциальным входам первой группы вентилей, а счетные входы- к выходам второй группы вентилей, подключенных потенциальными входами поразр дно к выходам триггеров сумматора, а импульсными входами - через дополнительный элемент задержки - ко входу установки пр мого кода сумматора и выходу врем задающей схемы, подключенной входом к выходу сумматора и к первому входу элемента «ИЛИ, подключенному вторым входом к выходу триггера запуска, а выходом - к импульсным входам первой группы вентилей.The proposed device differs in that it additionally contains a summing counter, the trigger outputs of which are bitwise connected to the potential inputs of the first group of gates, and the counting inputs to the outputs of the second group of valves connected to the potential inputs of the adder, and pulse inputs are through an additional delay element - to the input of the installation of the direct code of the adder and the output of the time of the master circuit connected by the input to the output of the adder and to the first input of the element "OR connected th second input to the output of trigger flip-flop, and the output - to the pulse inputs of the first group of valves.

На чертеже приведена структурна  схема устройства.The drawing shows a block diagram of the device.

Устройство дл  формировани  серий пр моугольных импульсов содержит сумматор 1,A device for forming a series of rectangular pulses comprises an adder 1,

счетные входы триггеров которого поразр дно подключены к выходам группы импульсно-потенциальных вентилей 2, элемент «ИЛИ 3, подключенный одним из в.ходов к выходу сумматора , триггер запуска 4, элемент задержки 5.the counting inputs of the triggers of which are bitwise connected to the outputs of the group of pulsed potential gates 2, the element “OR 3, connected by one of the voltages to the output of the adder, the trigger trigger 4, the delay element 5.

Выходы триггеров суммирующего счетчика 6 поразр дно подключены ко входам группы вентилей 2, а счетные входы - к выходам группы вентилей 7, подключенных потенциальными входами поразр дно к выходам триггеров сумматора 1, а импульсными входами - через элемент задержки 8 - ко входу установки пр мого кода сумматора и к выходу врем задающей схемы 9, подключенной входом к выходуThe outputs of the trigger of the summing counter 6 are bitwise connected to the inputs of the valve group 2, and the counting inputs to the outputs of the group of valves 7 connected by potential inputs are bitwise to the outputs of the trigger of the adder 1 and the pulse inputs of the direct code adder and to the output time of the driving circuit 9 connected by the input to the output

сумматора и к первому входу элемента «ИЛИ 3, подключенному вторым входом к выходу триггера запуска 4, а выходом - к импульсным входам группы вентилей. 2. Работает устройство следующим образом.the adder and to the first input of the element “OR 3, connected by the second input to the trigger output 4, and the output to the pulse inputs of the valve group. 2. The device works as follows.

При подаче на вход импульса запуска триггер 4 переключаетс , и его выходной импульсчерез элемент «ИЛИ 3 посредством группы вентилей 2 переносит число с - в, хран щеес  в счетчике 6, в сумматор 1. Поскольку в сумматор предварительно было записано числоWhen a trigger pulse is applied to the input, trigger 4 switches, and its output pulse through the element OR 3 through a group of valves 2 transfers the number from - to, stored in the counter 6, to the adder 1. Since the number

, на его выходе по вл етс  импульс переполнени , а в сумматоре остаетс  записанным число а - в. Импульс переполнени  поступает на выход устройства, на элемент задержки 5 и врем задающую схему 9. Через промежуток времени, определ емый продолжительностью задержки в цени обратной св зи, выходной импульс посредством группы вентилей 2 вновь переносит число с - в из счетчика 6 в сумматор 1. Если (а - б).0, на выходе сумматора вновь по вл етс  импульс переполнени , а в сумматоре останетс  записанным число а - 2в., an overflow pulse appears at its output, and the number a - c remains in the adder. The overflow pulse enters the output of the device, the delay element 5 and the time setting circuit 9. After a period of time determined by the duration of the feedback, the output pulse through the group of valves 2 again transfers the number from - to from counter 6 to adder 1. If (a - b) .0, an overflow pulse appears again at the output of the adder, and the number a - 2c will remain recorded in the adder.

В дальнейшем описанные процессы циклически повтор ютс .In the following, the processes described are cyclically repeated.

Наконец, после гго переполнени  сумматора 1 имеет место соотношение (а - qib,b. В результате при (71+1-вом занесении числа с - 6 из счетчика 6 в сумматор 1 занисываетс  число с-(9i+l)6-ba, а импульс переполнени  сумматора не по вл етс .Finally, after the overflow of adder 1, the relation (a - qib, b) takes place. As a result, when (71 + 1-th entry of the number c - 6 from counter 6), the number c- (9i + l) 6-ba is underestimated, and the accumulator overflow pulse does not occur.

Через промежуток времени, определ емый врем задаюш,ей схемой 9, с выхода схемы 9 падаетс  импульс, который мен ет код с-(qi- - b-}-a сумматора на ()b-а и через элемент задержки 8 посредством группы вентилей 7 переносит число (i + l)- из сумматора 1 в счетчик 6. В результате содержимое счетчика 6 становитс  равным с- - (. При этом (qi-)b-a. В процессе установки кода (qi-{- b-а в сумматор 1 на его выходе по вл етс  импульс переполнени . Этот импульс  вл етс  первым выходным импульсом второй серии. Пройд  по цепи обратной св зи, он посредством грунпы вентилей 2 вновь переносит содержимое счетчика 6 в сумматор 1 и т. д.After a period of time, defined by time by circuit 9, the output of circuit 9 drops a pulse that changes the code from c- (qi- - b -} - a of the adder to () b-a and through delay element 8 by means of a group of gates 7 transfers the number (i + l) - from adder 1 to counter 6. As a result, the contents of counter 6 become equal to c- - (. At that, (qi-) ba. During the installation process, the code (qi - {- b to adder An overflow impulse appears at its output. This impulse is the first output impulse of the second series. Passing through the feedback circuit, it is through the valve ground 2 again tolerated by the counter 6 in the contents of the adder 1 and t. d.

В дальнейшем процессы в схеме повтор ютс  до тех нор, пока содержимое сумматора 1 не станет равным нулю. При этом на выходе устройства формируютс  серии импульсов.In the following, the processes in the circuit are repeated until the contents of adder 1 become equal to zero. In this case, a series of pulses are formed at the output of the device.

Период следовани  импульсов в каждой серии определ етс  временем задержки элемента задержки 5, а периодичность следовани  серий определ етс  промежутком времени, выдаваемым врем задаюшей схемой 9.The pulse period in each series is determined by the delay time of the delay element 5, and the sequence frequency of the series is determined by the time interval emitted by the time by the driver 9.

П р е д м е т изобретени PREDMET of the invention

Устройство дл  формировани  серий пр моугольных импульсов, содержащее сумматор,A device for forming a series of rectangular pulses comprising an adder,

счетные входы триггеров которого поразр дно подключены к выходам первой группы имнульсно-потенциальных вентилей, элемент «ИЛИ, подключенный одним из входов к выходу сумматора, триггер запуска и элементthe counting inputs of the triggers of which are bitwise connected to the outputs of the first group of pulse-potential gates, the OR element connected by one of the inputs to the output of the adder, the trigger trigger and the element

задержки, отличающеес  тем, что, с целью изменени  числа импульсов в каждой серии, дополнительно содержит суммирующий счетчик , выходы триггеров которого поразр дно нодключены к потенциальным входам нервойdelays, characterized in that, in order to change the number of pulses in each series, it additionally contains a summing counter, whose trigger outputs are bitwise connected to the potential inputs of the nerve

грунпы вентилей, а счетные входы - к выходам второй группы вентилей, подключенных нотенциальными входами поразр дно к выходам триггеров сумматора, а импульсными входами - через донолнительный элемент задержки - ко входу установки нр мого кода сумматора и выходу врем задающей схемы, подключенной входом к выходу сумматора и к первому входу элемента «ИЛИ, подключенному вторым входом к выходу триггера запуска , а выходом - к импульсным входам первой группы вентилей.valve grounds, and counting inputs to the outputs of the second group of valves connected by notional inputs are bitwise to the outputs of the adder trigger, and pulse inputs through the additional delay element to the input of the direct adder code and output of the master circuit connected by the input to the adder output and to the first input of the element “OR, connected by the second input to the output of the trigger trigger, and the output to the pulse inputs of the first group of valves.

SU1997154A 1974-02-01 1974-02-01 Device for forming a series of rectangular pulses SU487450A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1997154A SU487450A1 (en) 1974-02-01 1974-02-01 Device for forming a series of rectangular pulses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1997154A SU487450A1 (en) 1974-02-01 1974-02-01 Device for forming a series of rectangular pulses

Publications (1)

Publication Number Publication Date
SU487450A1 true SU487450A1 (en) 1975-10-05

Family

ID=20576097

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1997154A SU487450A1 (en) 1974-02-01 1974-02-01 Device for forming a series of rectangular pulses

Country Status (1)

Country Link
SU (1) SU487450A1 (en)

Similar Documents

Publication Publication Date Title
SU487450A1 (en) Device for forming a series of rectangular pulses
SU790193A1 (en) Pulse shaper
SU448590A1 (en) Digital filtering device
SU1280610A1 (en) Device for comparing numbers
SU434409A1 (en) DEVICE FOR SUMMATION | LOW-PULSE SIGNALS {
SU1008894A1 (en) Pulse shaper
SU451172A1 (en) Square pulse generator
SU498723A1 (en) Binary Pulse Width Modulator
SU430372A1 (en) DEVICE FORMATION OF TEMPORAL SEQUENCE OF PULSES
SU632065A1 (en) Pulse-frequency functional generator
SU1660143A1 (en) Pulse random-stream generator
SU1141408A1 (en) Random event arrival generator
SU418862A1 (en)
SU1698967A1 (en) Pulse shaper
SU1008893A1 (en) Pulse train generator
SU497718A1 (en) Device for generating pseudo-random signals of complex structure
SU434583A1 (en) RECTANGULAR FORMULATOR PULSE
SU1195428A1 (en) Device for generating pulse trains
SU888335A1 (en) Digital filter
SU807219A1 (en) Device for programme-control of objects
SU377849A1 (en) TEMPLE SEAL DEVICE
SU809036A1 (en) Device for finding the middle of a time interval
SU416702A1 (en)
SU1524179A1 (en) Voltage to time interval converter
SU418860A1 (en)