SU656219A1

SU656219A1 - Reversible binary-decimal counter

Info

Publication number: SU656219A1
Application number: SU772561060A
Authority: SU
Inventors: Виктор Иванович Мязин
Original assignee: Войсковая Часть 44388-Р/1
Priority date: 1977-12-28
Filing date: 1977-12-28
Publication date: 1979-04-05

Description

Изобретение относитс к импульсной технике , к электронным счетчикам импульсов, работаю1-цим в коде 8--4-2--1 при сложении и вычитании, и может быть использовано в автоматических цифровых устройствах .The invention relates to a pulse technique, to electronic pulse counters, working 1-digit in code 8--4-2--1 with addition and subtraction, and can be used in automatic digital devices.

Известен реверсивный двоично-дес тичный счетчик, содержанщй управл емых триггера, первые и вторые входы которых соединены с шинами сложени и вычитани , а выход второго управл емого триггера соединен с третьим входом третьего управл емого триггера i.A reversible binary-decimal counter containing controlled triggers is known, the first and second inputs of which are connected to the addition and subtraction buses, and the output of the second controlled trigger is connected to the third input of the third controlled trigger i.

Недостатком этого реверсивного двоичнодес тичного счетчика вл етс относительно больша сложность, так как дл его нормального функционировани необходимо использование дополнительного управл ющего триггера и четырех элементов управлени .The disadvantage of this binary reversible counter is the relatively large complexity, since for its normal operation it is necessary to use an additional control trigger and four control elements.

Известен также реверсивный двоичнодес тичный счетчик, содержащий четыре управл е.мых триггера и две Н1икы управлени , перва шина управлени соединена с первыми входами всех управл емых триггеров , вторые входы которых соединень с второй шиной управлени , третий вход первого управл е.мого триггера соединен с вхоДОМ реверсивного двоично-дес тичного счетчика , третий вход каждого управл емого триггера, кроме первого, соединен с выходом предыдущего управл емого триггера, четвертый вход четвертого управл емого триггера соединен с выходом первого управл емого трпггера 2.Also known is a reversible binary counter that contains four controllable triggers and two controllers, the first control bus is connected to the first inputs of all controllable triggers, the second inputs of which are connected to the second control bus, the third input of the first control of the first trigger is connected to the input of the reversible binary-decimal counter, the third input of each controlled trigger, except the first, is connected to the output of the previous controlled trigger, the fourth input of the fourth controlled trigger is connected to the output the house of the first controlled trgger 2.

Недостатком этого реверсивного двоичнодес тичного счетчика вл етс относительно низка точность счета. Это св зано с тем, что при работе в режиме вычитани это устройство из логического состо ни «0000 переходит в логическое состо ние «НИ и затем сбрасываетс в логическое состо ние «1001. что вл етс двоично-дес тичным представ,1ением числа дев ть.The disadvantage of this reverse binary number counter is the relatively low counting accuracy. This is due to the fact that when operating in the subtraction mode, this device from the logical state "0000 goes to the logical state" NR and then is reset to the logical state "1001. which is a binary-decimal representation of the number nine.

Целью изобретени вл етс повышение точности счета.The aim of the invention is to improve the accuracy of the account.

Поетавленна цель достигаетс тем, что в реверсивный двоично-дес тичный счетчик, содержащий четыре управл емых триггера и две шины управлени , перва шина управлени соед1 нена с первыми входами всех управл емых триггеров, вторые входы которых соединены с второй шиной управлени , третий вход первого управл емого триггера соединен с входом реверсивного двоичнодес тичного счетчика, третий вход каждого управл емого триггера, кроме первого, соединен с выходом предыдущего управл емого триггера, четвертый вход четвертого управл емого триггера соединен с выходом первого управл емого триггера, дополнительно введен элемент И-НЕ, входы которого соединены с выходами третьего и четвертого управл емых триггеров, а выход элемента .И-НЕ соединен с четвертым второго управл емого триггера, выход которого соединен с п тым входом четвертого управл емого триггера.The posed goal is achieved by the fact that in a reversible binary-decimal counter containing four controllable triggers and two control buses, the first control bus is connected to the first inputs of all controllable triggers, the second inputs of which are connected to the second control bus, the third input of the first control The trigger is connected to the input of a reversible binary counter, the third input of each controlled trigger, except the first, is connected to the output of the previous controlled trigger, the fourth input of the fourth controlled m the trigger is connected to the output of the first controlled trigger, an additional NAND element is added, the inputs of which are connected to the outputs of the third and fourth controlled triggers, and the output of the element. AND NOT connected to the fourth of the second controlled trigger, the output of which is connected to the Fifth input fourth controlled trigger.

На чертеже дана структурна схема реверсивного двоично-дес тичного счетчика.The drawing shows the structural scheme of the reversible binary-decimal counter.

Реверсивный двоично-дес тичный счетчик содержит четыре управл емых триггера 1-4, две шины 5 и 6, управлени элемент И-НЕ 7. Перва шина управлени 5 соединена с первыми входами всех управл емых триггеров 1-4, вторые входы которых соединены с второй шиной управлени 6, третий вход первого управл емого триггера 1 соединен с входом 8 реверсивного двоично-дес тичного счетчика, третий вход каждого управл емого триггера, кроме первого, соединен с выходом предыдущего управл емого триггера, четвертый вход четвертого управл емого триггера 4 соединен с выходом первого управл емого триггера 1, входы элемента И-НЕ 7 соединены с выходами третьего 3 и четвертого 4 управл емых триггеров, а выход элемента И-НЕ 7 соединен с четвертым входом второго управл емого триггера 2, выход которого соединен с п тым входом четвертого управл емого триггера 4.A reversible binary-decimal counter contains four controllable triggers 1-4, two buses 5 and 6, control element I-HE 7. The first control bus 5 is connected to the first inputs of all controllable triggers 1-4, the second inputs of which are connected to the second control bus 6, the third input of the first controlled trigger 1 is connected to the input 8 of the reversible binary-decimal counter, the third input of each controlled trigger, except the first, is connected to the output of the previous controlled trigger, the fourth input of the fourth controlled trigger 4 connect It is connected to the output of the first controlled trigger 1, the inputs of the NAND 7 element are connected to the outputs of the third 3 and the fourth 4 controlled triggers, and the output of the NAND 7 element is connected to the fourth input of the second controlled trigger 2, the output of which is connected to the fifth the input of the fourth controlled trigger 4.

Реверсивный двоично-дес тичный счетчик работает следующим образом.Reversible binary counter works as follows.

Дл работы в режиме сложени на первую управл ющую шину 5 подаетс единичный логический сигнал, а на вторую управл ющую щину 6 подаетс нулевой логический сигнал. При этом, если реверсивный двоично-дес тичный счетчик находилс в состо нии логического нул , т. е. «0000, первые семь импульсов он считает как обычный двоичный счетчик. После прихода восьмого импульса первый управл емый триггер 1 переключаетс в нулевое состо ние, а сигнал с его выхода переключает управл емые триггеры 2 и 4 соответственно в нулевое и единичное состо ние, а сигналом с выхода второго управл емого триггера 2 третий управл емый триггер 3 переключаетс в нулевое состо ние.For operation in the addition mode, a single logic signal is supplied to the first control bus 5, and a zero logic signal is supplied to the second control bus 6. In this case, if the reversible binary-decimal counter was in the state of logical zero, i.e., "0000", it counts the first seven pulses as an ordinary binary counter. After the eighth pulse arrives, the first controlled trigger 1 switches to the zero state, and the signal from its output switches the controlled triggers 2 and 4 to the zero and one states, respectively, and the third controlled switch 3 switches the output from the second controlled trigger 2 to zero state.

Таким образом реверсивный двоично-дес тичный счетчик переходит в логическое состо ние «0001. Дев тый импульс переводит счетчик в логическое состо ние «IOOI, что соответствует двоично-дес тичному представлению числа дев ть, и после дес того импульса реверсивный счетчик переходит в состо ние «0000, и на выходе четвертого управл емого триггера 4 вырабатываетс импульс переноса. Дл работы в режиме вычитани на 5 и 6 управл ющие шины подаютс соответственно нулевой и единичный логические сигналы. ПервыйThus, the reversible binary-decimal counter goes into the logical state "0001. The ninth pulse translates the counter into the logical state "IOOI, which corresponds to the binary-decimal representation of the number nine, and after the tenth pulse, the reversible counter changes to the state" 0000, and a transfer impulse is generated at the output of the fourth controlled trigger 4. For operation in the subtraction mode, control buses 5 and 6 are supplied with zero and single logic signals, respectively. The first

импульс, .поступающий на вход 8 переводит управл емые триггера 1 и 4 в единичное логическое состо ние и формирует на выходе четвертого управл емого триггера 4 сигнал займа.the pulse entering the input 8 converts the controlled trigger 1 and 4 into a single logic state and generates a loan signal at the output of the fourth controlled trigger 4.

Второй импульс переводит счетчик в логическое состо ние «0001. Третий импульс, поступающий на вход 8 переводит счетчик в логическое состо ние «ИЮ. Далее реверсивный двоично-дес тичный счетчик считает как обычный двоичный счетчик в режиме вычитани .The second impulse transfers the counter to the logical state "0001. The third pulse arriving at the input 8 transfers the counter to the logical state “IU. Further, the reversible binary-decimal counter counts as an ordinary binary counter in the subtraction mode.

Таким образом, реверсивный двоичнодес тичный счетчик обеспечивает работу в коде 1-2-4-8 как при сложении, так и при вычитании.Thus, a reversible binary number counter provides operation in the 1-2-4-8 code both in addition and in subtraction.

Claims

Invention Formula

A reversible binary-decimal counter containing four controllable triggers and control two, the first control bus is connected to the first inputs of all controlled triggers, the second inputs of which are connected to the second control bus, the third input of the first controlled trigger is connected to the reverse 5 input a binary-decimal counter, the third input of each controlled trigger, except the first one, is connected to the output of the previous controlled trigger, the fourth input of the fourth controlled trigger is connected to the output of the first control An adjustable trigger, characterized in that, in order to increase the accuracy of the counting, an AND-NOT element is additionally introduced into it, the inputs of which are connected to the outputs of the third and fourth controlled triggers, and the output of the AND-NOT element are connected to the fourth input of the second control trigger, the output of which is connected to the fifth input of the fourth controlled trigger.

Sources of information taken into account in the examination 0 1 USSR Author's Certificate No. 319080, cl. H 03 K 23/00, 1971.

2. USSR author's certificate No. 307525, cl. H 03 K 23/00, 13.04.70.

k

7 -Ig -Ij