SU907860A1 - Digital non-coherent demodulator of signals of relative phase telegraphy - Google Patents

Digital non-coherent demodulator of signals of relative phase telegraphy Download PDF

Info

Publication number
SU907860A1
SU907860A1 SU802920126A SU2920126A SU907860A1 SU 907860 A1 SU907860 A1 SU 907860A1 SU 802920126 A SU802920126 A SU 802920126A SU 2920126 A SU2920126 A SU 2920126A SU 907860 A1 SU907860 A1 SU 907860A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
trigger
elements
Prior art date
Application number
SU802920126A
Other languages
Russian (ru)
Inventor
Анатолий Михайлович Чувашов
Игорь Зенонович Климов
Владимир Викторович Хворенков
Владимир Наумович Цыркин
Вячеслав Степанович Рыбин
Original Assignee
Предприятие П/Я М-5181
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5181 filed Critical Предприятие П/Я М-5181
Priority to SU802920126A priority Critical patent/SU907860A1/en
Application granted granted Critical
Publication of SU907860A1 publication Critical patent/SU907860A1/en

Links

Description

рого и третьего элементов И соединены с первым выходом третьего триггера, второй выход которого подключен к третьему входу четвертого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого подключен к первому входу счетчика, второй вход которого соединен с выходом третьего элемента И, третий вход счетчика соединен с другими входами первого регистра, первый выход которого подключен к первым входам третьего и четвертого элементов запрета, вторые входы которых соединены с одним выходом второго регистра, другие выходы которого подключены ко входам п того запрета, выход которого соединен со вторым входом второго триггера, выходы третьего и четвертого элементов запрета подключены ко входам первого элемента ИЛИ, а выход второго элемента И соединен со вторым входом третьего элемента ИЛИ.of the third and third elements are connected to the first output of the third trigger, the second output of which is connected to the third input of the fourth element AND, the output of which is connected to the first input of the third element OR, the output of which is connected to the first input of the counter, the second input of which is connected to the output of the third element AND The third input of the counter is connected to other inputs of the first register, the first output of which is connected to the first inputs of the third and fourth prohibition elements, the second inputs of which are connected to one output of the second register a, the other outputs of which are connected to the inputs of the fifth prohibition, the output of which is connected to the second input of the second trigger, the outputs of the third and fourth prohibition elements are connected to the inputs of the first OR element, and the output of the second AND element is connected to the second input of the third OR element.

На чертеже изображена структурна  электрическа  схема предлагаемого устройства .The drawing shows a structural electrical circuit of the proposed device.

Устройство содержит регенератор 1, генератор 2, регистры 3 и 4, элементы 5-9 запрета , триггер 10, элемент ИЛИ 11, триггер 12 элемент ИЛИ 13, элементы И 14-17, триггер 18, элемент ИЛИ 19, счетчик 20 и дешифратор 21.The device contains a regenerator 1, generator 2, registers 3 and 4, prohibition elements 5-9, trigger 10, element OR 11, trigger 12 element OR 13, elements AND 14-17, trigger 18, element OR 19, counter 20 and decoder 21 .

Устройство работает следующим образом .The device works as follows.

Сигнал Z(t) поступает на регенератор 1, который преобразует его в однопол рные импульсы. Фронты этих импульсов совпадают с моментами смены пол рности сигнала Z(t) с точностью до шага квантовани , задаваемого генератором 2. Регенерированный сигнал подаетс  на вход составного элемента задержки, состо щего из последовательно включенных регистров 3 и 4. С выхода п-го разр да регистра 3 снимаетс  сигнал, задержанный на половину длительности кодовой посылки, а с выхода п-го разр да регистра 4 - задержанный на длительность кодовой посылки. С помощью элементов запрета 5-9 выдел ютс  импульсы малой длительности, отличающие положение фронтов символов. При этом элемент 5 запрета выдел ет задний, а элемент 6 запрета - передний фронт регенерированного сигнала. Элементы запрета 7 и 8 выдел ют задний и передний фронть сигнала, задержанного на половину длительности, а элемент 9 запрета - задний фронт сигнала, задержанного на длительности кодовой посылки. Поступающие на входы триггера 10 импульсы передних фронтов регенерированного и задержанного на длительность кодовой посылки сигналов , обеспечивают получение на его выходе импульсов, длительность которых ti равна разности фаз этих сигналов. Триггер 12 обеспечивает получение импульсов, длительность t которых равнг разности фаз сигналов регенерированного и задержанногоThe signal Z (t) is fed to the regenerator 1, which converts it into unipolar pulses. The fronts of these pulses coincide with the moments of polarity change of the signal Z (t) with an accuracy of the quantization step specified by generator 2. The regenerated signal is fed to the input of the composite delay element consisting of sequentially connected registers 3 and 4. From the output of the n-th bit Register 3 removes the signal delayed by half the duration of a code parcel, and from the output of the nth register bit 4, it is delayed by the duration of the code parcel. With the help of prohibition elements 5-9, pulses of short duration are distinguished, distinguishing the position of the edges of symbols. In this case, the prohibition element 5 selects the rear, and the prohibition element 6 selects the leading edge of the regenerated signal. Barring elements 7 and 8 separate the rising and falling edges of the signal delayed by half the duration, and barring element 9 separates the falling edge of the signal delayed by the duration of the code burst. The pulses of the leading edges of the regenerated and delayed code send signals coming to the trigger inputs 10 ensure that pulses are received at its output, the duration of which ti is equal to the phase difference of these signals. The trigger 12 provides receiving pulses, the duration t of which equals the phase difference of the signals regenerated and delayed

на половину длительности кодовой посылки. При этом на однн импульс длительности Г,. приходитс  два импульса Т, передний фронт одного из них,совпадает с передним фронтом импульса с выхода триггера 10.half the duration of the code parcel. In this case, one pulse duration G ,. there are two pulses T, the leading edge of one of them, coincides with the leading edge of the pulse from the output of the trigger 10.

Если ,, то втриггер 18 записываетс  единица в момент окончани  действи  импульса меньшей длительностн, а если tj Т,, то в триггер 18 записываетс  нуль. Сигналы с выхода триггера l8 управл ют схемой переключени  управл ющих входовIf, then the trigger 18 is written to one at the time of the end of the pulse of a shorter duration, and if tj T, then zero is written to the trigger 18. The output signals of the trigger l8 control the switching circuit of the control inputs

счетчика 20, на счетный вход которого подаютс  импульсы с выхода генератора 2. Так, при Т:2 на выход сложени  счетчика 20 подаетс  импульс длительности ()а на вход вычитани  следующий за ним импульс Tj , что обеспечивает подсуммирование к результату хран щемус  в счетчике 20, величины где dK-щаг квантовани . При момент окончани  импульса меньшей длительности в триггер 18 записываетс  нуль, в результате на вход суммировани  счетчика 20 подаетс  сначала импульс длительности ( ), а затем импульс длительности Cz, что обеспечивает подсуммирование к результату,хра н щемус  в счетчике 20, величины Наcounter 20, to the counting input of which pulses are fed from the output of generator 2. Thus, at T: 2, a pulse of duration () is fed to the summing output of counter 20 and the pulse Tj following it is applied to the subtracting input, which provides a summation to the result stored in the counter 20 , values where dK-step quantization. At the moment of the end of a pulse of shorter duration, zero is recorded in the trigger 18, as a result, the summing input of counter 20 is first supplied with a pulse of duration (), and then a pulse of duration Cz, which provides sub-summing to the result, storing the value of

выходе дешифратора 21 по витс  уровень, соответствующий единице, когда состо ние счетчика 20 больше или равно величине четверти длительности кодовой посылки, и нулю в противном случае.the output of the decoder 21 according to the Wits level corresponding to one, when the state of the counter 20 is greater than or equal to the size of a quarter of the duration of the code parcel, and zero otherwise.

Таким образом, в предложенном демодул торе повышаетс  помехоустойчивость.Thus, noise immunity is improved in the proposed demodulator.

Claims (1)

Формула изобретени Invention Formula Цифровой некогеьентный демодул тор, сигналов относительной фазовой телеграфии, содержащий первый триггер, регенератор, выход которого подключен к одному входу первого регистра, первый выход которого соединен с одним входом второго регистра,Digital incoherence demodulator, signals of relative phase telegraphy, containing the first trigger, a regenerator, the output of which is connected to one input of the first register, the first output of which is connected to one input of the second register, другие входы которого соединены с другими входами первого регистра, с выходом генератора и со входом .регенератора, счетчик, вь1хоД которого подключен ко входу дешифратора , отличающийс  тем, что, с цельюthe other inputs of which are connected to the other inputs of the first register, to the output of the generator and to the input of the regenerator, the counter whose output is connected to the input of the decoder, characterized in that повыщени  помехоустойчивости, введены элементы запрета, элементы И, элементы ИЛИ и второй и третий триггеры, причем выход первого элемента ИЛИ подключен к первому входу первого триггера, второй вход которого соединен с выходом второгоincrease noise immunity, introduced prohibition elements, AND elements, OR elements and second and third triggers, with the output of the first OR element connected to the first input of the first trigger, the second input of which is connected to the output of the second элемента ИЛИ, первый вход которого соединен с выходом первого элемента запрета, первый вход которого соединен с первым входом второго элемента запрета и со вторым выходом первого регистра, один входan OR element whose first input is connected to the output of the first prohibition element, the first input of which is connected to the first input of the second prohibition element and to the second output of the first register, one input которого соединен со вторым входом первого элемента запрета н со вторым входом второго элемента запрета, выход которого подключен ко второму входу второго элемента ИЛИ и к первому входу второго триггера.which is connected to the second input of the first prohibition element n with the second input of the second prohibition element, the output of which is connected to the second input of the second OR element and to the first input of the second trigger. выход которого соединен с первым входом первого элемента И, с первыми входами второго, третьего и четвертого элементов И и с первым входом третьего триггера, второй вход которого соединен с выходом первого элемента И, второй вход которого соединен с выходом первого триггера и со вторыми входами второго, третьего и четвертого элементов И, третьи входы второго и третьего элементов И соединены с первым выходом третьего триггера, второй выход которого подключен к третьему входу четвертого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого подключен к первому входу счетчика, второй вход которого соединен с выходом третьего элемента И, третий вход счетчика соединен с другими входами первого регистра, первый выход которого подключен к первым входам третьего и четвертого элементов запрета, вторые входы которых соединены с одним выходом второго регистра , другие выходы которого подключены ко входам п того элемента запрета, выход которого соединен со вторым входом второго триггера, выходы третьего и четвертого элементов запрета подключен ко входам первого элемента ИЛИ, а выход второго элемента И соединен со вторым входом тоетьего элемента ИЛИ.the output of which is connected to the first input of the first element I, to the first inputs of the second, third and fourth elements I and to the first input of the third trigger, the second input of which is connected to the output of the first element I, the second input of which is connected to the output of the first trigger and to the second inputs of the second , the third and fourth elements And, the third inputs of the second and third elements And connected to the first output of the third trigger, the second output of which is connected to the third input of the fourth element And, the output of which is connected to the first input ohm of the third element OR, the output of which is connected to the first input of the counter, the second input of which is connected to the output of the third element AND, the third input of the counter is connected to other inputs of the first register, the first output of which is connected to the first inputs of the third and fourth prohibition elements, the second inputs of which are connected with one output of the second register, the other outputs of which are connected to the inputs of the fifth prohibition element, the output of which is connected to the second input of the second trigger, the outputs of the third and fourth prohibition elements under It is connected to the inputs of the first element OR, and the output of the second element AND is connected to the second input of the network element OR. Источники информации, прин тые во внимание при экспертизе 1. Машбиц Л. М. Цифрова  обработка сигналов в радиотелеграфной св зи. М., «Св зь, 1974, с. 130 (прототип).Sources of information taken into account in the examination 1. Mashbits LM Digital signal processing in radio-telephony communication. M., “Holy, 1974, p. 130 (prototype).
SU802920126A 1980-04-30 1980-04-30 Digital non-coherent demodulator of signals of relative phase telegraphy SU907860A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802920126A SU907860A1 (en) 1980-04-30 1980-04-30 Digital non-coherent demodulator of signals of relative phase telegraphy

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802920126A SU907860A1 (en) 1980-04-30 1980-04-30 Digital non-coherent demodulator of signals of relative phase telegraphy

Publications (1)

Publication Number Publication Date
SU907860A1 true SU907860A1 (en) 1982-02-23

Family

ID=20893920

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802920126A SU907860A1 (en) 1980-04-30 1980-04-30 Digital non-coherent demodulator of signals of relative phase telegraphy

Country Status (1)

Country Link
SU (1) SU907860A1 (en)

Similar Documents

Publication Publication Date Title
SU907860A1 (en) Digital non-coherent demodulator of signals of relative phase telegraphy
US4088957A (en) Method and apparatus for synchronously detecting a differentially encoded carrier signal
SU783975A1 (en) Device for decoding pulse trains
SU1283954A1 (en) Pulse shaper
SU862198A1 (en) Device for reproducing digital information from magnetic record carrier
SU1529459A1 (en) Device for transmission and reception of discrete information
SU1566499A1 (en) Device for transmitting and receiving digit signals
SU873421A1 (en) Multi-channel device for receiving noise-like signals
SU864546A1 (en) Adaptive register
SU1167556A1 (en) Device for processing signals
SU1068927A1 (en) Information input device
SU1451840A1 (en) Pulse shaper
SU926773A1 (en) Device for receiving amplitude telegraphy signals
SU1660184A1 (en) Device for weighted digital summation of diversity signals
SU1109928A2 (en) Digital synchronizing device
RU1827718C (en) Decoder of pulse-time codes
SU1547081A1 (en) Device for correction of errors
SU1030989A2 (en) Device for receiving self-timing discrete information
SU1088144A1 (en) Bipulse signal receiver
SU926784A1 (en) Frequency-modulated signal detector
SU1177930A1 (en) Phase-lock loop
SU1672571A1 (en) Device for reception of information
SU1249708A1 (en) Device for majority decoding
SU1084856A1 (en) Device for receiving commands
SU560360A1 (en) Device for demodulating frequency-shifted signals