SU1249708A1

SU1249708A1 - Device for majority decoding

Info

Publication number: SU1249708A1
Application number: SU853848902A
Authority: SU
Inventors: Евгений Александрович Шурмухин; Лилия Николаевна Ким
Original assignee: Предприятие П/Я В-2769
Priority date: 1985-01-23
Filing date: 1985-01-23
Publication date: 1986-08-07

Abstract

Изобретение относитс к вычислительной технике и может быть исаользовано при построении устройств дл передачи и обработки информации. Изобретение позвол ет повысить функциональную надежность устройства за счет упрощени схемы коммутации поверочных кодов. Устройство мажоритарного декодировани содержит кольцевой регистр, блок коррекции, блок элементов пам ти, бло1 мажоритарных элементов, блок сумматоров, блок управлени , состо щий из одновибрато- ров, элементов И, триггеров, вход запуска, вход синхронизации и информационный вход. 1 з.п.ф-лы, 3 ил. to 4;; ;о The invention relates to computing and can be used in the construction of devices for transmitting and processing information. The invention makes it possible to increase the functional reliability of the device by simplifying the switching circuit of the verification codes. The majority decoding device contains a ring register, a correction unit, a block of memory elements, a block of majority elements, a block of adders, a control unit consisting of single vibrators, AND elements, triggers, a start input, a synchronization input, and an information input. 1 hp ff, 3 ill. to 4 ;; ;about

Description

Изобретение относитс к вычислительной технике и может, быть использовано при построении устройств дл передачи и обработки информации.The invention relates to computing and can be used in the construction of devices for transmitting and processing information.

Цель изобретени - повышение функ- циональной надежности устройства за счет упрощени схемы коммутации поверочных символов.The purpose of the invention is to increase the functional reliability of the device by simplifying the switching circuit of calibration symbols.

На фиг. 1 представлена .структура схема устройства дл мажоритарного декодировани ; на фиг. 2 - схе- ма блока управлени ; на фиг. 3 - временные соотношени входных сигналов и импульсов управлени ,FIG. 1 shows the structure of a device for majority decoding; in fig. 2 - control unit diagram; in fig. 3 - time ratios of input signals and control pulses,

Устройство мажоритарного декодировани содержит кольцевой регистр 1, блок 2 коррекции, блок 3 элементов 4 пам ти, блок 5 мажоритарных элементов 6, блок 7 сумматоров 8, блок 9 управлени , который содержит одно- вибраторы 10-12, элементы И 13-15, триггеры 16-18. Вход элпуска, тактовый и информационный входы-блока 9 управлени соединены с входами 19 и 20 запуска и синхронизации соответственно и информационным входом 21 устройства.The majority decoding device contains an annular register 1, a correction block 2, a block of 3 memory elements 4, a block of 5 major elements 6, a block 7 of adders 8, a control block 9 that contains single vibrators 10-12, elements AND 13-15, triggers 16-18. The input of the launch, the clock and information inputs of the control unit 9 are connected to the start and synchronization inputs 19 and 20, respectively, and the information input 21 of the device.

10ten

+ а.+ a.

а, + аa, + a

еe

+ а+ a

а.but.

+ а, ++ a, +

11 1 а,5; а,11 1 a, 5; but,

а.га„ + аa.ga „+ a

1one

Аналогична система может быть составлена относительно любого из символов . Эти системы уравнений определ ют св зи входов сумматоров с выходами элементов 4 пам ти. Процесс декодировани начинаетс с приходом импульса на вход 19 запуска устройства (фиг. За), который соответствует началу кодовой посьшки. Этот им- пуЛьс поступает на установочные входы блока 5 мажоритарных элементов 6 и устанавливает их в нулевое состо - .ние, а также на вход запуска блока 9 управлени и устанавливает триггеры 16 и 18 в единичное состо ние. Потенциал с выхода триггера 16 (фиг, 36), поступа на вход сброса кольцевого регистра 1, устанавливает его в нулевое состо ние и запрещает прохождение импульсов входного кода и импульсов разрешени выборки через .элементы И 13 и 14. Импульсы тактовой частоты поступают на вход одновибратора 12, который.формируетA similar system can be composed with respect to any of the symbols. These systems of equations determine the connections of the inputs of the adders with the outputs of the elements 4 of the memory. The decoding process begins with the arrival of a pulse at the device start input 19 (Fig. 3A), which corresponds to the beginning of the code sequence. This impulse arrives at the installation inputs of the block 5 of the majority elements 6 and sets them to the zero state, as well as to the start input of the control block 9, and sets the triggers 16 and 18 to one state. The potential from the output of the trigger 16 (FIG. 36) arriving at the reset input of the ring register 1 sets it to the zero state and prohibits the passage of input code pulses and sampling resolution pulses through the elements 13 and 14. The clock frequency pulses enter the one-shot input 12 which. Forms

Устройство работает следующим образом .The device works as follows.

Декодирование осуществл етс по принципу голосовани (мажоритарное декодирование) с использованием системы разделенных проверок.Decoding is carried out according to the principle of voting (majority decoding) using a system of divided checks.

Устройство декодирует циклические коды, образующиес путем умножени по модулю два двоичного кода длиной h (информационна часть) на циклическую последовательность, посто нную дл данного кода, котора содержит все возможные h-членные комбинации . .The device decodes cyclic codes formed by multiplying modulo two binary codes of length h (informational part) by a cyclic sequence constant for the given code, which contains all possible h-term combinations. .

Рассмотрим работу устройства мажоритарного декодировани на примерах декодировани кода 31.6.7, который позвол ет исправить семь ошибок и обнаружить восемь ошибок. Дл данного кода имеют следующие правила кодировани :Consider the operation of the majority decoding device using the examples of decoding code 31.6.7, which allows correcting seven errors and detecting eight errors. For this code, the following encoding rules are:

а, but,

а, + ч а„ ;a, + h a „;

аbut

30thirty

а« +and “+

7 7

аз, а 2,+ а,д.az, and 2, + a, d.

а,but,

а.but.

В соответствие с правилами кодировани имеют следующую систему поверочных соотношений дл символа:In accordance with the encoding rules, they have the following calibration system for the symbol:

а, + а.a, + a

а, + а,; а, a, + a ,; but,

V -- а : аV - a: a

13 27 ,13 27,

28; J28; J

16sixteen

2525

- а,+ - a, +

1 а,1 a,

а + а, г - a + a, g

зо.zo

3131

по заднему фронту импульс записи необходимой длительности. Импульс с выхода одновибратора 12 (фиг. Зв), поступа на входы разрешени записи, производит запись во все элементы 4on the falling edge of the recording pulse of the required duration. The pulse from the output of the one-shot 12 (Fig. Sv), entering the recording resolution inputs, writes to all elements 4

пам ти нулевого значени инфо-рмации, поступающей на их входы (фиг. Зд) с выхода элемента И 14. Запись про - изводитс по нулевому адресу, формируемому на выходах кольцевого регистра 1. Одновибраторы 10 и 11 по переднему фронту импульса тактовой частоты (фиг. Зж) вырабатывают им- :пульс выборки блока 3 элементов 4 пам ти и блока 2 коррекции, которыйthe memory of the zero value of the information received at their inputs (Fig. A) from the output of the element 14. The record is made at the zero address formed at the outputs of the ring register 1. The single-oscillators 10 and 11 on the leading edge of the clock frequency pulse (Fig .Ga) produce it-: pulse sampling block 3 of the elements 4 memory and block 2 correction, which

в данном случае не проходит через закрытый элемент И 13. Задним фронтом импульса с одновибратора 12 триггер 16 устанавливаетс в исходное состо ние и снимает потенциалin this case, the closed element AND 13 does not pass. By the falling edge of the pulse from the one-shot 12, the trigger 16 is reset and removes the potential

запрета с элементов И 13 и 14, а триггер 17 устанавливаетс в единичное состо ние. Потенциал с триггера 17 (фиг. Зг), поступа на уста- ithe prohibition of the elements And 13 and 14, and the trigger 17 is set to one state. Potential from the trigger 17 (Fig. 3g), entering the device i

3; 12497083; 1249708

новочный вход кольцевого регистра 1, переводит его в состо ниеlOOOO, что соответствует обработке символа а. Задним фронтом импул ьса с одновибра- тора 11 триггер 17 устанавливаетс в 5 Исходное состо ние, а кольцевой регистр 1 переходит в режим последовательного сдвига, Элементы И 13 и 14 открЕ ты разрешающим потенциалом с триггеров 16 и 18.the new input of the ring register 1 transfers it to the lOOOO state, which corresponds to the processing of the symbol a. The back edge of the impulse from the one-oscillator 11 trigger 17 is set to 5 the initial state, and the ring register 1 is switched to the sequential shift mode, Elements And 13 and 14 are opened by the resolving potential from the triggers 16 and 18.

Входной код с информационного входа 21 устройства (фиг. Зе) поступает на первые входы блока 7 сзжматоров 8. По переднему фронту импульсов тактовой частоты по адресу, поступающему 15 с кольцевого регистра 1, производитс выборка содержимого элементов 4 пам ти и считанна информаци поступает на вторые входы блока 7 сумматоров 8...The input code from the information input 21 of the device (Fig. Ze) is fed to the first inputs of block 7 of the accumulators 8. On the leading edge of the clock pulses at the address supplied 15 from the ring register 1, the contents of the memory elements 4 are sampled and the read information enters the second inputs of block 7 adders 8 ...

После проведени операхцш Чтение по заднему фронту импульса тактовой частоты производитс операци записи и значение разр да входного кода за- письгоаетс в блок 3 элементов 4 па- 25 м ти. В следующем такте цикл повтор етс , причем в ка сдом такте по переднему фронту импульса тактовой частоты производитс .сдвиг на один разр д влево содержани кольцевого ре- зо 22 гистра 1, состо ние на выходах которого измен етс согласно табл. 1.After the opera- tion of the reading of the falling edge of the clock frequency pulse, a write operation is performed and the bit value of the input code is recorded in a block of 3 elements 4 blocks-25 minutes. In the next cycle, the cycle is repeated, and in each sdam cycle, the leading edge of the clock frequency pulse is shifted by one bit to the left of the ring distance of 22 Gistr 1, the state at the outputs of which varies according to Table. one.

.. Т а б л и ц а 1.. Table 1

ТактTact

Значени выходных разр дов кольцевого регистраValues of the output bits of the ring register

.:-L- i--bi......: - L- i - bi .....

1one

22

33

4four

5five

бb

77

8eight

99

00

1one

ОABOUT

1one

ОABOUT

1one

ОABOUT

О 1About 1

О О ОLTD

о 1about 1

о оoh oh

1one

о о 1about about 1

о I I оo I I o

о о о 1 о о 1about about about 1 about about 1

0.0

1 1eleven

оabout

1one

оabout

1one

оabout

1one

Продолжение табл. 1Continued table. one

29 3029 30

3131

о 1about 1

оabout

I оI o

1 о1 o

оabout

о 1about 1

1 о1 o

Выходные значени разр дов коль- |цевого регистра 1 (см. табл. 1)-содержат признаки наличи информационных символов, которые на данный мо- . мент присутствуют в разр де посл.едо- вательного кода, при этом адресными сигналами дл блока 3 а . информаци- .онного символа вл ютс выходные раз- р ды кольцевого регистра 1, кромеThe output values of the bits of the ring | register 1 (see Table 1) contain signs of the presence of information symbols that are currently available. A cop is present in the last deed code bit, with the address signals for block 3 a. the information symbol is the output bits of the ring register 1, except

77

ют второго слагаемого. Блок 2 корре 1щей формирует дл HPIX.импульс опроса блока 7 сумматоров 8 по их поступлению на -второй.вход блока 7 суматоров , а с элемента 4 пам ти в эт случае по нулевому адресу поступает нулевое значение информации. Запись нулевой информации производитс в предыдущем такте по приходу импульса начала преобразовани .are the second term. Block 1 of the current one forms for HPIX. A polling pulse of block 7 of adders 8 as they arrive at second-input of block 7 of accumulators, and from memory element 4 in this case zero value enters the zero value of the information. The zero information is recorded at the previous clock of the arrival of the start of the conversion.

После ббр-аботки всех разр дов кода срабатывает элемент И 15 блока управлени . Задним фронтом импульса с элемента И 15 триггер 18 устанавливаетс в исходное состо ние и закрывает элементы И 13 и 14. Запись в .элементы 4 производитс только ну . левой информации, опрос блока 7 сумматоров 8 не производитс . Цикл обработки кода,закончен.After the bbr-test of all code bits, the control unit element 15 is activated. With the falling edge of the pulse from the element 15, the trigger 18 is reset and closes the elements 13 and 14. The entry in the elements 4 is carried out only with a well. left information, the survey block 7 adders 8 is not made. The code processing cycle is over.

Claims

Invention Formula

. 1. The majority decoding device containing the control unit - Lenin, the block of adders and the block of majority elements, whose outputs are the outputs of the device, and the inputs are connected to the corresponding outputs of the block of adders. the clock input of the control unit is connected to the synchronization input of the device, about that, and, moreover, in order to increase its functional reliability, a correction block has been entered into it, The ti and ring register, the clock input of which is connected to the synchronization input of the device, and the information outputs are connected to the corresponding address of the third And element, the output of which is the inputs of the block of memory elements, the block is connected to the R input of the third trigger control and the correction unit, outputs. A generator whose output is connected to the correction block is connected to the corresponding inputs of the first and second elec- tive control inputs of the AND block, the code of the second trigger is 45 connected with the S input of the first trigger A and the third inputs of the first and second elements AND and is the third output of the control unit, the fourth you--; the course of which is the output of the first 5Q trigger. .

L

adders, the first inputs of which. connected to the information input of the control unit and connected to the information input of the device; the second inputs of the adder unit are connected to the corresponding outputs of the unit

eight

0

memory element whose sampling resolution input is combined with the correction sampling input of the correction block and connected to the first output of the control unit; the second output of which is connected to the write enable input of the memory element block, the third and fourth outputs of the control unit are connected corresponding to the reset input. and the installation input of the ring register, the information inputs of the block. The memory elements are connected to the information output of the extrection unit whose trigger input is combined with the S inputs of the installation of the majority elements block and is the trigger input of the device. . .

2. The device according to claim 1, of which is that the control unit contains three flip-flops, three. element And three of the one-shot, the clock input of the control unit is connected to the inputs of the first and second single-shot; the output of the first single-shot through the third one-shot is connected to the R input of the first trigger and the first. the input of the first element H, the output ko-. Secondly, it is the first step of the control unit, the output of the second one is single-. The torus is connected to the R input of the second trigger and is the second output of the control unit, the i inputs of the second and third triggers are combined and are the start input of the control unit, the information input and. the output of which is, respectively, the first input and the output of the second - element I, the address inputs of the control unit are connected to the corresponding inputs

0

five

0

five

5 Qj% 3

f-i

“V

l ::

“J

Editor H. Bobkova

Compiled by G. Kozul

Tehred V. Kadar Proofreader A. Zimokosov

Order 4339/59 Circulation 816 Subscription VNIPPI State Committee of the USSR

for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5

Production and printing company, Uzhgorod, st. Project, 4