SU903864A1 - Устройство дл определени наименьшего из @ чисел - Google Patents

Устройство дл определени наименьшего из @ чисел Download PDF

Info

Publication number
SU903864A1
SU903864A1 SU802872250A SU2872250A SU903864A1 SU 903864 A1 SU903864 A1 SU 903864A1 SU 802872250 A SU802872250 A SU 802872250A SU 2872250 A SU2872250 A SU 2872250A SU 903864 A1 SU903864 A1 SU 903864A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
input
inputs
node
output
Prior art date
Application number
SU802872250A
Other languages
English (en)
Inventor
Владимир Леонидович Агеев
Владимир Борисович Красильников
Анатолий Николаевич Плешанов
Вячеслав Григорьевич Попов
Original Assignee
Пушкинское Высшее Ордена Красной Звезды Училище Радиоэлектроники Противовоздушной Обороны
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пушкинское Высшее Ордена Красной Звезды Училище Радиоэлектроники Противовоздушной Обороны filed Critical Пушкинское Высшее Ордена Красной Звезды Училище Радиоэлектроники Противовоздушной Обороны
Priority to SU802872250A priority Critical patent/SU903864A1/ru
Application granted granted Critical
Publication of SU903864A1 publication Critical patent/SU903864A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

I
Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при реализации технических средств цифровых систем контрол , систем обработки данных и автоматизированных систем управлени .
Известно устройство дл  определени  наибольшего и наименьшего из л чисел и их максимальной разности, содержащее п входных регистров, элементы ИЛИ р.
Основным недостатком этого устройства  вл етс  низкое быстродействие, так как определение экстремального числа производитс  за К тактов работы генератора импульсов, где К - разр дность чисел.
Наиболее близким по технической сущности к изобретению  вл етс  устройство дл  сравнени  М двоичных чисел , содержащее h регистров, группу элементов И, элементы ИЛИ, регистр результата. В этом устройстве шина тактовых сигналов соединена с первыми

Claims (2)

  1. входами элементов И третьей группы, выходы которых подключены ко вторым входам элементов И первой группы. Вторые входы элементов И третьей группы соединены с выходами соответствующих разр дов регистра результата, вхбды установки в единичное состо ние всех разр дов которого, кроме первого , подключены к выходам элементов И четвертой группы, первые входы каждого из которых соединены с выходами соответствующих разр дов сдвигающего регистра, а вторые входы - с выходами первого элемента ИЛИ. Входы этого элемента подключены к выходам первого и второго элементов И, первые входы которых соединены с инверсным и пр мым выходами триггера знака соответственно , а вторые входы - с выходами третьего и четвертого элементов И, первые входы которых подключены к вы|ходу первого элемента задержки, KOTof рый через второй элемент задержки cof, единен со входами сдвигающего регист - . 390 pa и счетчика. Выход счетчика подключан ко входу установки в нулевое состо ние сдвигающего регистра, к hepвым входам элементов И п той Труппы, ко входу установки в нулевое состо ние первого разр да регистра результа та и к первым входам группы элементов ИЛИ, выходы которых соединены со входами установки в единичное состо ние соответствущих разр дов регистра результата, выходы которого подключены ко вторым входам элементов И третьей и п той групп. Выходы элементов И п той группы соединены с пе выми входами элементов И шестой групг ) . Вторые входы элементов И шестой группы подключены к выходам регистрой . Вход третьего элемента аадержки соединен с шиной тактовых сигналов , а его выход - со входом первого элемента задержки и с первыми входами элементов И седьмой группы, второе входы которых подключены к выходам соответствующих разр дов сдвигающего регистра. Выходы элементов И седьмой группы соединены со вторыми входами элементов И второй группы 2 . Недостатком известного устркэйства  вл етс  низкое быстродействие, так как сравнение п чисел производитс  последовательно за k тактовых импульсов , и, кроме того, от разр днос ти чисел, так как величина такта определ етс  временем сложени  чисел в накапливающем сумматоре. Цель изобретени  - повышение быст родействи . fTocTзеленна  цель достигаетс  тем, что в устройстве дл  определени  наименьшего из г чисел, содержащем регистры, дешифраторы, регистр результата, многовходовой элемент И, поразр дные узлы анализа, элементы ИШ, группы элементов И, ИЛИ, при чем выходы каждого -го регистра, где i 1,2,...,п соединены со входами i-ro дешифратора и с информационными входами элементов И i-ой груп пы, а выходы i-ro элемента ИЛИ подключены ко входам управлени  элементов И 1-ой группы, выходы элементов И каждой 1-ой группы соединены с входами элементов ИШ группы, выходы которых подключены ко входам регистЬа результата, каждый j-ый выход каж дого i-ro дешифратора соединен с i-ы входом j-ro поразр дного узла анали;за , где j 1,2,...,m,m - число раз4 р дов операндов, каждый i-ый выход j-ro поразр дного узла анализа подкгЛочен к j-ому выходу i-ro элемента ИЛИ, а выход переносов каждого К-го поразр дного узла анализа, где К 1,2,...,(т-1), соединен со входом управлени  (К+1)- го поразр дного узла анализа. Кроме того, каждый поразр дный узел анализа состоит из п элементов И, п элементов НЕ и многовходового элемента И, причем каждый i-ый вход узла подключен к первому входу l-po элемента И, вход управлени  уз а соединен со вторыми входами элементов И, каждый i-ый вход узла подкт)цен через 1-ый элемент НЕ к (+2)-ому входу (i-H), (+2),..° п-го элементо .в И и к 1-ому входу многовходового ;элемента И, выход которого подключен . к выходу переносов узла, выход каждого- -го элемента соединен с I-HM выходом узла. При этой лт-ый поразр дный узел анализа состоит из И элементов И и {и-1)го элемента НЕ, причем каждый р-ыйвход узла, где Р- 1,2,. ,. ,(и-1) соединен с первым входом элемента И, вход переносов зла подключен ко вторым входам элементов И, каждый Р-ый вход узла через р-ый элемент НЕ соединен с (р +2)-ым входом (f -U, (р4-2),.., ,Ц-го элементов И, ni-мй вход узла подключен к (и+2 )-ому входу Wro элемента И, выход каждого I-ro элемента И соединён с -l -ым выходом узла. На чертех{е представлена блок-схема устройства. Устройство содержит регистры 1 , 1д,,...,1у,, дешифраторы 2,22,...,., группу элементов ИЛИ 3f регистр k результата , элементы ИЛИ 5/, 2. группы элементов И 6 , 6 , ..,,6, поразр дные узлы , 7,-.. ,7 ана-лиза , каждый К-ый из которых, где К 1,2 ,.., , ), состоит из элементов НЕ 8 8/JI, ..., 8и, элементов И 9, 9г, ..,9и многовходового элемента И 10,т-ый поразр дный узел анализа состоит из элементов НЕ 8, Sj., ..., элементов И 3 , 9 9,, входы регистров 11, ll, ходы регистров 12xf, 12,2,..., 1 выходные шины 13 устройства, Устройство работает следующим образом . 590 Пусть наименьшее число находитс  во втором регистре 2 и равно 1, т.е на втором выходе дешифратора 2 будет единичный сигнал. При этих услови х все первые выходы всех дешифраторов, а также вторые выходы, кроме 2-го дешифратора, будут нулевые. Тогда выходы элементов НЕ первого поразр дно го узла анализа будут единичными, многовходовой элемент И 10 первого поразр дного узла анализа разрешает . анализ во второй группе, открыва  по первым входам все элементы И этой группы. Второй выход первого дешифратора - нулевой, поэтому единичный сигнал с выхода первого элемента НЕ во втором поразр дном узле анализа L открывает по вторым входам все элементы И, начина  со второго. На входе второго элемента Н Зда и на третьем входе второго элемента И 92. действует единичный сигнал. Нулевой сигнал с выхода элемента Sgj закрывает все элементы И во втором поразр дном узле анализа, начина  с третьего, по третьему входу. С выхода элемента И 92. единичный сигнал через элемент ИШ 5/1 поступает на второй вход элемента И первого поразр дного узла анал«1за 7. Число, хранимое в регистре Ij, по шинам 12 передаетс  через группу элементов ИЛИ 3 в регистр Ц результата. Очередной цикл работы устройства начинаетс  после приема следующей в группы И чисел во входные регистры. В предлагаемом устройстве врем  сравнени  не зависит ни от количества сравниваемб1х чисел и ни от их разр дности и определ етс  суммарным временем анализа в одной группе, так ка он выполн етс  во всех группах одновременно , что позвол ет повысить быстродействие. Формула изобретени  1. Устройство дл  определени  наи меньшего из VI чисел, содержащее регистры , дешифраторы, регистр результата , многовходовой элемент И, поразр дные узлы анализа, элементы ИЛИ группы элементов И, ИЛИ, причем ёыхо ды каждого из i-ro регистра, где 1 1,2,...,и соединены со входакм i-ro дешифратора и с информационными входами элементов И fl-ой группы, а выходы 4-го элемента ИЛИ подключены 46 ко входам управлени  элементов И -с(й группы, выходы элементов И каждой -ой группы соединены со входами элементов ИШ группы, выходы который подключены ко входам регистра резулцтата , отличающеес  тем, что, с целью повышени  быстродействи , в нем каждый выход каждо-. го -f-ro дешифратора соединен с входом -го поразр дного узла анали-j за, где j 1,2,... ,УИ, ш- число раз  дов операндов, каждый t-ый выход -j-po поразр дного узла анализа подключен к 4-ому входу ч-го элемента ИЛИ, а выход переносов каждого К-го поразр дного узла анализа, где К 1 ,2,.. . ,() , соединен со входом управлени  ( К+1)-го поразр дного узла анализа. 2, Устройство по п. 1, отличающеес  тем, что в нем каждый К-ый поразр дный узел анализа состоит из элементов И, И элементов НЕ и МНОГОВХОДОВ.ОГО элемента И, nf iчем каждый 1 -ый вход узла подключен к первому входу -1-го элемента И, вход управлени  узла соединен со BTd рыми входами элементов И, каждый -t-ый вход узла подключен через -ый элемент НЕ к{1+2)-ому входу (V+ll , (1+2)%... ,У1-го элементов И и к -i-OMy входу многоэходового элемента И, выход которого подключен к выходу переносов узла, выход каждого -го элемента соеданен с 4-ым выходом узла. 3. Устройство по п. t, отличающеес  тем, что в нем ftrwH поразр дный узел анализа состоит из И элементов И и (и-1)-го элемента Нц, каждый р-ый вход.узла, где р 1,2,...|1И-|) соединен с первым входом р-го И, вход переносов узла подключен ко вторым входам элементов И, каждый р-ый вход узла через р-ый элемент. Н€ соединен с ;(р+2)-ым входом (р-0 ,(р+2 ),..., И-ifo элементов И, т-ый вход узла подключен к {||Н-2)-ому входу п-го элемен-та И, выход каждого i-ro элемента И соединен с i-ым выходом узла Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР tf 23«003, кл. G Об Г 7/0. 1968.
  2. 2.Авторское свидетельство СССР № , кл. G 06 F 7/02, 1979 (прототип).
SU802872250A 1980-01-17 1980-01-17 Устройство дл определени наименьшего из @ чисел SU903864A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802872250A SU903864A1 (ru) 1980-01-17 1980-01-17 Устройство дл определени наименьшего из @ чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802872250A SU903864A1 (ru) 1980-01-17 1980-01-17 Устройство дл определени наименьшего из @ чисел

Publications (1)

Publication Number Publication Date
SU903864A1 true SU903864A1 (ru) 1982-02-07

Family

ID=20873329

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802872250A SU903864A1 (ru) 1980-01-17 1980-01-17 Устройство дл определени наименьшего из @ чисел

Country Status (1)

Country Link
SU (1) SU903864A1 (ru)

Similar Documents

Publication Publication Date Title
SU903864A1 (ru) Устройство дл определени наименьшего из @ чисел
SU822178A1 (ru) Устройство дл сравнени двоичныхчиСЕл
RU2015539C1 (ru) Делитель частоты с переменным коэффициентом деления
SU1038950A1 (ru) Устройство дл формировани гистограммы
SU1023323A1 (ru) Устройство дл извлечени кубического корн
SU1543401A1 (ru) Цифровой функциональный преобразователь
SU1137471A1 (ru) Устройство дл определени количества единиц в информационной последовательности
SU798818A1 (ru) Устройство дл сравнени двоичных чисел
SU911510A1 (ru) Устройство дл определени максимального числа
SU1495786A1 (ru) Устройство дл умножени последовательных двоичных кодов
SU1247854A1 (ru) Устройство дл генерировани импульсов
SU1297031A1 (ru) Формирователь разновесных кодов
SU1319028A1 (ru) Цифровой умножитель частоты следовани импульсов
SU780005A1 (ru) Квадратор
SU1444747A1 (ru) Устройство дл выделени экстремального из @ чисел
SU543940A1 (ru) Устройство дл коррекции кодов регистра
SU1183967A1 (ru) Устройство дл распределени заданий процессорам
SU696451A1 (ru) Число-импульсное множительное устройство
SU943707A1 (ru) Устройство дл сортировки чисел
SU1649533A1 (ru) Устройство дл сортировки чисел
SU1061131A1 (ru) Преобразователь двоичного кода в уплотненный код
SU1043634A1 (ru) Устройство дл выделени максимального числа
SU1103226A1 (ru) Устройство дл вычислени квадратного корн
SU660255A1 (ru) Распределитель импульсов
SU788104A1 (ru) Преобразователь кода гре в параллельный двоичный код