SU900459A2 - Делитель частоты с измен емым коэффициентом делени - Google Patents
Делитель частоты с измен емым коэффициентом делени Download PDFInfo
- Publication number
- SU900459A2 SU900459A2 SU802930544A SU2930544A SU900459A2 SU 900459 A2 SU900459 A2 SU 900459A2 SU 802930544 A SU802930544 A SU 802930544A SU 2930544 A SU2930544 A SU 2930544A SU 900459 A2 SU900459 A2 SU 900459A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- zero
- trigger
- inputs
- input
- Prior art date
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
I
Изобретение относитс к импульсной технике и предназначено дл использова1ш в цифровой измерительной аппаратуре, а также в устройствах автоматики и телемеханики.
По основному авт.св. №783996 известен делитель частоты с измен емым коэффициентом делени , содержапо й декадный счетчик, дешифраторы по числу счетных декад, узел сброса декадного счетчика и декадный переключатель , кажда декада которого подключена к выходам соответствующего дешифратора, входы которого соединены с выходами соответствую|4ей счетной декады, входы сброса которых соединены с выходом узла сброса, вход первой счетной декады подключен к входу устройства, причем узел сброса декадного счетчика содержит элемент И и элемент ЗАПРЕТ, выход которого вл етс выходом узла, запрев1аю1цйй вход подключен ко входу устройства, а управл ющий - к
элемента И, входы которого соединены с подвижными контактами декадного переключател , а выход вл етс выходом устройства 1.
Недостатком такого делител вл етс отсутствие контрол с6ро,са декадного счетчика на нуль. При этом вследствие кратковременности сигнала сброса возможен неполный сброс; отдельных счетшлх декад или какой-либо одной наиболее медленной декады, что приводит к по влению ошибок делени .
Целые изобретени вл етс увеличение надежности работы делител частоты.
Claims (2)
- Дл достижени поставленной цели в узел сброса делител частоты с измен емым коэффициентом делени введен второй элемент И и триггер с раздельными входами, выход которого вл етс выходом узла сброса, один из раздельных входов триггера подключен к выходу элемента ЗАПРЕТ, а другой - к выходу второго элемента И, входы которого соединены с нулевыми выходами каждого из дешифраторов . На чертеже приведена структурна электрическа схема делител частоты . Делитель частоты содержит входную шину 1, соединенные каскадно двоично-дес тичные счетчики 2 со входом 3 сброса, дешифраторы 4, переключатели 5, элементы И 6 и 7, элемент ЗАПРЕТ 8, триггер 9 с раздельными входами и выходную шину 10. В исходном состо нии все счетчики 2 установлены на нуль, переключатели 5 установлены в положение, соответствующее выбранному коэффициен ту делени К, триггер 9 находитс в нулевом состо нии. При поступлении на входную шину входных импульсов начинаетс заполне ние счетчиков
- 2. На выходных разр дных шинах этих счетчиков формируютс двоичные коды единиц, дес тков, сотен и т.д. Эти коды пост5гпают на входы дешифраторов А, в результате чего на выходах депшфраторов формир етс дес тичное чисопо, соответствую щее числу поступивших на делитель им пульсов, причем на выходе левого по схеме дешифратора формируетс число единиц, на выходе следующего депифратора - число дес тков и т.д. Счет входных импульсов продолжаетс до тех пор, пока на выходах де шифраторов не по витс дес тичный код числа К, установленного переклю чател ми 5. При этом на подвижных контактах всех переключателей по вл ютс сигналы единичного уровн . Эти сигналы поступают на входь элемента И, в результате чего на его выходе по вл етс сигнал единичного уровн , который поступает на управл ющий вход элемента ЗАПРЕТ 8 и одновременно на выходную шину 10. В момент окончани К-го входного импульса на выходе элемента ЗАПРЕТ по вл етс сигнал единичного уровн Этот сигнал поступает на единичный вход триггера 9 и приводит его в ед ничное состо ние. Сигнал единичного уровн с выхода триггера 9 поступает на входы 3 сброса счетчиков 2 и переводит их в нулевое состо ние. С на чалом сброса счетчиков на нуль заканчиваетс выходной импульс делител . После сброса всех счетчиков на нуль на нулевых выходах всех дешифраторов устанавливаютс сигналы единичного уровн . Эти сигналы поступают на входы элемента И 7, в результате чего на вьгходе этого элемента по вл етс сигнал единичного 5фовн , который поступает на нулевой вход триггера 9. Триггер 9 переходит в нулевое состо ние, в результате чего прекращаетс обнуление счетчиков 2 и схема делител приходит в исходное состо ние. В дальнейшем работа делител происходит согласно описанному. Введение в узел сброса делител второго элемента И и триггера с раздельными входами увеличивает надежность сброса счетчиков делител на нуль, так как сигнал сброса в таком делителе существует до тех пор, пока все счетные декады не придут в нулевое состо ние. Это позвол ет избежать ошибок делени , которые возникают из-за нечеткости сброса счетчиков на нуль. Формула изобретени Делитель частоты с измен емым коэффициентом делени по авт.св. IP783996, отличающийс тем, что, с целью увеличени надежности работы устройства, в узел сброса декадного счетчика введен второй элемент И и триггер с раздельль№т входами,,выход которого вл етс выходом данного узла, один из раздельных входов триггера подключен к выходу элемента ЗАПРЕТ, а другой - к выходу второго элемента И, входы которого, соединены с нулевыми выходами каждого из дешифраторов. Ис точ НИКИ информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР 783996, кл. Н 03 К 21/36, 11.01.79.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802930544A SU900459A2 (ru) | 1980-05-27 | 1980-05-27 | Делитель частоты с измен емым коэффициентом делени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802930544A SU900459A2 (ru) | 1980-05-27 | 1980-05-27 | Делитель частоты с измен емым коэффициентом делени |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU783996 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU900459A2 true SU900459A2 (ru) | 1982-01-23 |
Family
ID=20898084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802930544A SU900459A2 (ru) | 1980-05-27 | 1980-05-27 | Делитель частоты с измен емым коэффициентом делени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU900459A2 (ru) |
-
1980
- 1980-05-27 SU SU802930544A patent/SU900459A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU900459A2 (ru) | Делитель частоты с измен емым коэффициентом делени | |
US2937337A (en) | Selectable frequency reference | |
SU783996A1 (ru) | Делитель частоты с измен емым коэффициентом делени | |
SU587628A1 (ru) | Делитель частоты следовани импульсов | |
SU1138943A2 (ru) | Управл емый делитель частоты | |
SU949822A2 (ru) | Делитель частоты следовани импульсов | |
SU1138935A2 (ru) | Параллельный пирамидальный счетчик-дешифратор количества единиц в @ -разр дном двоичном коде | |
SU913602A1 (ru) | Делитель частоты 1 | |
SU869055A1 (ru) | Делитель частоты | |
SU896741A2 (ru) | Умножитель частоты | |
SU1130860A1 (ru) | Устройство дл делени | |
SU1078622A1 (ru) | Пересчетное устройство | |
SU725238A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU1156004A1 (ru) | Устройство дл программного управлени | |
SU983644A1 (ru) | Цифровой измеритель отношени временных интервалов | |
SU1162037A1 (ru) | Делитель частоты импульсов | |
SU1485224A1 (ru) | Устройство для ввода информации | |
SU822176A1 (ru) | Устройство дл сравнени чисел | |
SU1117837A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1732463A1 (ru) | Устройство дл делени частоты с предварительным управл емым делением | |
SU921094A1 (ru) | Дес тичный счетчик | |
SU978356A1 (ru) | Счетное резервированное устройство | |
SU1265642A1 (ru) | Устройство дл определени знака разности фаз | |
SU1278801A1 (ru) | Электронные часы с устройством коррекции | |
SU928657A2 (ru) | Делитель частоты следовани импульсов |