SU928657A2 - Делитель частоты следовани импульсов - Google Patents

Description

(54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ

Изобретение относитс  к автоматике и импулысной технике, и может быть использовано в устройствах, где необходимо деление частоты следовани  импульсов на 11 и 11/2. По основному авт.св. N 841124 известен делитель частоты следовани  импульсов, содержащий элементы И-НЕ и четыре разр да, каждый из которых состоит из триггера пам ти и коммутационного триггера., нулевой вход которого в первом и втором разр дах, единичный вход в третьем и четвертом разр дах и первый вход второго эле- , мента И-НЕ соединены с входной шиной, единичный выход триггера пам ти в первых двух разр дах соединен с единичным входом коммутационного триггера этого разр да, единичный выход коммутационного триггера первого разр да соединен с первым входом первого элемента И-НЕ, выход которого подключен к нулевому входу коммутационного триггера второго разр да, к еди ничному входу коммутационного триггера третьего разр да и к третьему входу второго элемента И-НЕ, нулевой выход - с единичным входом триггера пам ти данного разр да, единичный выход триггера пам ти второго разр да соединен с четвертым входом второго элемента И-НЕ, .нулевой выход коммутационного триггера второго разр да соединен с единичным входом триггера пам ти данного разр да, с нулевыми входами коммутационного триггера и триггера пам ти первого разр да и с вторыми входами первого и второго элементов И-НЕ, выход второго элемента И-НЕ соединен с единичными входами коммутационного триггера и триггера пам ти третьего разр да, с единичным входом коммутационного триггера четвертого разр да, с единичным входом триггера пам ти второго разр да, с нулевыми входами коммутационного триггера и триггера пам ти пеового разр да и с третьим входом

первого элемента И-НЕ, нулевой выход триггера пам ти третьего разр да соединен с нулевыми входами коммутационного триггера и триггера пам ти втЬрого разр да, нулевой выход триггера пам ти в третьем и четвертом разр дах соединен с нулевым входом коммутационного триггера этого разр да, единичный выход коммутационного триггера третьего разр да соединен с нулевым входом триггера пам ти данного разр да , с единичными входами коммутационного триггера и триггера пам ти.чет .вертого разр да, с нулевым входом коммутационного триггера второго разр да , с нулевыми входами коммутационного триггера и триггера пам ти пер-. Bo.ro разр да и с четвертым входом первого элемента, И-НЕ, нулевой выход - с единичным входом коммутационного триггера четвертого разр да, единичный выход коммутационного триггера четвертого разр да соединен с нулевым входом триггера пам ти данного разр да, с нулевым входом триггера пам ти и нулевым и единичным входами коммутационного триггера третьего разр да, с нулевым входом коммутационного триггера второго разр да и с нулевыми входами коммутационного триггера и триггера пам ти первого разр да 1.

Однако известное устройство не позвол ет осуществл ть делени е частоты сдэдовани  импульсов на 11/2.

Целью .изобретени   вл етс  расширение функциональных возможностей делител  частоты следовани  импульсов

Цель достигаетс  тем, что в делитель частоты следовани  импульсов, содержащий элементы И-НЕ и четыре разр да, каждый из которых состоит из триггера пам ти- и коммутационного триггера, нулевой вход которого в первом и втором разр дах, единичный и нулевой..входы в третьем разр де и единичный вход в четвертом разр де, соединены с входной шиной, единичный выход триггера пам ти в первых двух разр дах соединен с единичным входом коммутационного триггера этого разр да , единичный выход коммутационного триггера первого разр да соединен с первым входом первого элемента И-НЕ, выход которого подключен к нулевому входу коммутационного триггера второго разр да, нулевой выход - с единичным входом триггера пам ти данного

разр да, нулевой выход коммутационного триггера второго разр да соединен с единичным входом триггера пам ти данного .разр да с нулевыми входами коммутационного триггера и триггера пам ти первого разр да и свто .рым входом первого элемента И-НЕ, нулевой выход коммутационного триггера третьего разр да соединен с первым

входом второго элемента И-НЕ, с нулевым входом коммутационного триггера второго разр да и с нулевыми входами коммутационного триггера и триггера пам ти первого разр да, единичный выход коммутационного триггера четвертого разр да соединен с нулевыми входами коммутационного триггера и триггера пам ти третьего разр да, с нулевым входом коммутационного триггера второго разр да, с нулевыми входами коммутационного триггера и триггера пам ти первого разр да и с вторым входом второго элемента И-НЕ, выход которого-соединен с единичным входом

коммутационного триггера четвертого разр да, а выход первого элемента И-НЕ соединен с единичным и нулевым входами коммутационного триггера третьего разр да, выход второго элемента И-НЕ соединен с нулевым входом коммутационного триггера третьего разр да, единичный выход -которого соединен с единичным входом коммута ционного триггера четвертого разр да , с единичными входами триггеров пам ти второго и третьего разр дов, с нулевыми входами коммутационного триггера и триггера пам ти первого разр да и с третьим входом первого

элемента И-ИЕ, нулевой выход коммутационного триггера третьего разр да соединен с единичными входами коммутационного триггера и триггера пам ти четвертого разр да, с нулевым

входом триггера пам ти третьего разр да и с четвертым входом первого элемента И-НЕ, нулевой выход триггера пам ти третьего разр да соединен с третьим входом второго элемента

Claims (2)

1. И-НЕ, единичный выход коммутационного триггерачетвертого разр да соединен с нулевым входом триггера пам ти четвертого разр да, нулевой.выход которого соединен с нулевым входом коммутационного триггера четвертого разр да , единичный выход триггера пам ти нулевой выход коммутационного триггера второго разр да подключен к единичным входам коммутационного триггеpa третьего разр да, нулевой выход триггера пам ти которого соединен с нулевыми входаг4и коммутационного три гера и триггера пам ти второго разр да , введены два дополнительных элемента И-НЕ,,первый и второй входы первого из которых соединены соответ ственно с Нулевым выходом коммута .ционного триггера и единичным выходо триггера пам ти первого разр да, тре тий и четвертый входы - с единичными выходами.соответственно, коммутационного триггера и триггера пам ти третьего разр да,а выход и единичный выход коммутационного триггера четвертого разр да соединены соответственно с первым и вторым входами вто:рого дополнительного элемента И-НЕ. На чертеже представлена структурна  схема устройства. Устройство содержит входную шину 1, элементы И-НЕ 2 и 3, элементы И-НЕ 4-11, попарно образующие коммутационные триггеры четвертого - первого разр да, элементы И-НЕ 12-19, попарно образующие триггеры пам ти этих же разр дов, дополнительные эле менты И-НЕ 20 и 21 и.выходную шину 2 Устройство работает следующим образом . В исходном состо нии триггеры пам ти наход тс  в нулевом состо нии, а входной сигнал, поступающий по шин 1, отсутствует и равен логическому нулю. В этом случае на выходах элементов И-НЕ 3, 10, 9, 19, 17. 15, 13 и 21 - логический нуль, а на выходах остальных элементов - логическа  единица, поэтому с приходом, первого счетчика импульса .срабатывает только элемент И-НЕ 4, устанавлива  триггер пам ти первого разр да в единичное состо ние. В паузе после первого сче ного импульса на выходе элемента И-Н 3 по вл етс  сигнал логической единицы . С приходом второго счетного им пульса срабатывает элемент И-НЕ 6, устанавлива  триггер пам ти второго разр да в единичное состо ние, а три гер пам ти первого разр да - в нулевое состо ние. Третий счетный импуль вызывает срабатывание элемента И-НЕ k и триггер пам ти первого ра зр да снова устанавливаетс  в единичное состо ние. В. паузе после третьего счетного импульса на выходе элемента И-НЕ 3 по вл  етс  логическа  единица,а поскольку триггер пам ти второго разр да находит с  в единичном состо нии, то с прихор четвертого счетного импульса сраба- -. тывает элемент И-НЕ 2, устанавливающий триггеры пам ти первого и второго разр дов в нулевое состо ние, а триггер пам ти третьего разр да - в единичное состо ние. П тый счетный импульс снова устанавливает триггер пам ти первого разр да в единичное состо ние. В паузе после п того счетного импульса на входах элемента И-НЕ 20 присутствуют сигналы логических единиц, а следовательно , на выходе элемента И-НЕ 21 по вл етс  сигнал логической единицы, который поступает на выходную шину 22. С приходом шестого счетного импульса срабатывает элемент И-НЕ 8, устанавливающий триггера пам ти четвертого разр да в единичное состо ние, а триггеры пам ти первого, второго и третьего разр да в нулевое состо ние , что вызывает прекращение формировани  сигнала логической единицы на выходе элемента И-НЕ 21. Далее счет импульсов продолжаетс  аналогично описанному. С приходом одиннадцатого с.четного импульса срабатывает элемент И-НЕ 11 и с его выхода сигнал, равны.й логическому нулю, поступает через элемент И-НЕ 21 на выход ную шину 22 и одновременно устанавливает все триггеры пам ти в нулевое состо ние. В паузе после одиннадцатого импульса, на выходе элемента И-НЕ по вл етс  логическа  единица., а на выходе элемента И-НЕ 21 - логический нуль, и устройство устанавливаетс  в исходное состо ние. Таким образом, на одиннадцать входных импульсов схема выдает два импульса на выходную шину 22, т.е. осуществл етс  деление на 11/2. При этом коэффициент делени  11 может быть получен, например, с выходов элементов И-НЕ 11 и 19. , Введение двух дополнительных э.лементов И-НЕ обеспечивает расширение функциональных возможностей известного делител  частоты следовани  импульсов на 11, позвол   одновременно осуществл ть деление частоты следовани  импульсов на 11/
2. 2. Формула изобретени  Делитель частоты следовани  импульсов по авт.св. М 841124, о т 79 личающийсл тем, что, с целью расширени  функциональных возможностей , в него введены два дополнительных элемента И-НЕ, первый и второй входы первого из которых соединены соответственно с нулевым выходом коммутационного триггера и еди ничным выходом триггера пам ти первого разр да, третий и четвертый выходы - с единичными выходами соответственно коммутационного триггера 7 и триггера пам ти третьего разр да, а выход и единичный выход коммутационного триггера четвертого разр да соединены соответственно с первым и вторым входами второго дополнительного элемента И-НЕ. Источники, информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 8(112, кл. Н 03 К 23/00, 28.09.79.