SU783996A1 - Делитель частоты с измен емым коэффициентом делени - Google Patents

Делитель частоты с измен емым коэффициентом делени Download PDF

Info

Publication number
SU783996A1
SU783996A1 SU792713180A SU2713180A SU783996A1 SU 783996 A1 SU783996 A1 SU 783996A1 SU 792713180 A SU792713180 A SU 792713180A SU 2713180 A SU2713180 A SU 2713180A SU 783996 A1 SU783996 A1 SU 783996A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
decade
input
divider
counting
Prior art date
Application number
SU792713180A
Other languages
English (en)
Inventor
Юрий Владимирович Смирнов
Original Assignee
Ростовское Высшее Военное Командное Училище Им. Главного Маршала Артиллерии Неделина М.И.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ростовское Высшее Военное Командное Училище Им. Главного Маршала Артиллерии Неделина М.И. filed Critical Ростовское Высшее Военное Командное Училище Им. Главного Маршала Артиллерии Неделина М.И.
Priority to SU792713180A priority Critical patent/SU783996A1/ru
Application granted granted Critical
Publication of SU783996A1 publication Critical patent/SU783996A1/ru

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Description

Изобретение относится к области цифровой измерительной техники и мо? жет быть использовано в устройствах автоматики и телеуправления.
Известно устройство, содержащее декадный делитель частоты, декадный счетчик, блоки сравнения, триггеры, элементы И, ИЛИ, инвертор, позволяю·. щее осуществить установку произвольного коэффициента деления с помощью декадного счетчика, недостатком которого является значительный объем оборудования [1].
Наиболее близким к изобретению техническим решением является уст-7 -ройство, содержащее счетные декады, дешифраторы, инвертор, декадный переключатель , причем подвижный контакт каждой декады переключателя, кроме 20 последней, подключен к входу счетной декады, а входные контакты - к выходам дешифратора,входы которого соединены с выходами счетной декады, входы сброса каждой из них соединены 25 с выходом инвертора, вход которого соединен с подвижным контактом последней декады переключателя [2].
Однако это устройство недостаточно надежно. 30
Цель изобретения - повышение надежности устройства.
Поставленная цель достигается тем, что в устройстве, содержащем де3 кадный счетчик, дешифраторы по числу ,счетных декад, узел сброса декадного счетчика, декадный переключатель, каждая декада которого подключена к выходам соответствующего дешифратора, ’® входы которого соединены с выходами соответствующей счетной декады, входы сброса каждой из которых соединены с выходом узла сброса декадного счетчика, вход первой счётной декады соединен с 15 с входом устройства, узел сброса декадного счетчика содержит элемент И и элемент запрета, выход которого является выходом данного узла, запрещающий· вход подключен к входу устройства, а управляющий - к выходу элемента И, входы которого соединены с подвижными контактами декадного переключателя, а выход является выходом устройства.
На чертеже показан делитель.
Делитель содержит входную шину 1, счетные декады 2 с разрядными шинами
3, шинами 4 переноса и шинами 5 сброса. дешифраторы 6, декадные переклю3 чатели 7 выбора коэффициента кратности деления, элемент И 8, элемент ЗАПРЕТ 9 и выходную шину, 10.
В исходном состоянии все счетчики установлены на нуль, переключатели выбора коэффициента кратности деле- , ния установлены в положение, соответ- 3 ствующее некоторому десятичному числу К.
При поступлении на входную шину 1 импульсов с частотой f начинается их подсчет. На разрядных шинах 3 декадного счетчика 2 форлшруются двоичные коды единиц, десятков, сотен и т. д. Эти коды поступают на входы дешифраторов 6, в результате чего на ' выходах дешифраторов формируется де- 15 сятичное число', соответствующее числу поступивших на делитель импульсов, причем на выходе левого по схеме дешифратора формируется число единиц, на выходе дешифратора, связанно- 20 го с вторым счетчиком^формируется число десятков, на выходе, третьего дешифратора - число сотен и т. д.
Счет входных импульсов продолжается до тех пор, пока на выходах де- 25 шифраторов не появится десятичный код числа К, установленного переключателями 7. При этом на подвижных контактах всех декадных переключателей 7 будут сигналы единичного уровня, Эти сигналы поступают на входы эле- мента И 8, вызывая появление на его выходе единичного сигнала. Сигнал с. выхода'элемента И 8 поступает на управляющий вход элемента ЗАПРЕТ 9 и одновременно на выходную шину дели- 33 теля 10. Так как запрещающий вход· элемента ЗАПРЕТ 9 подключен к выходной шине 10 делителя, то сигнал единичного уровня на выходе элемента ЗАПРЕТ 9 появляется в момент окон- 40 чания К-го импульса.
Этот сигнал поступает на шины 5 сброса и переводит счетчики 2 на! нуль. С приходом счетчиков 2 в нулег вое состояние на выходах дешифраторов 6 устанавливается код нуля, что приводит к появлению на выходах элементов И и ЗАПРЕТ сигналов нулевого уровня. Это соответствует окончанию выходного сигнала делителя и прекращению обнуления счетчиков 2. Схема 3· делителя, таким образом, приходит
4' в исходное состояние. На этом заканчивается первый цикл подсчета К входных импульсов.
В дальнейшем работа делителя происходит аналогично описанному, в результате на выходной шине делителя 10 появляются импульсы с частотой повторения F
F = —· f К
В зависимости от положения движков переключателей 7 коэффициент кратности деления К принимает значения целых чисел от 1 до 10N, где N равно числу каскадов делителя.
Использование для формирования сигнала сброса счетчиков в нулевое состояние логической схемы, реализующей операцию запрета по входному сигналу повышает надежность устройства.

Claims (2)

  1. (54) ДЕЛИТЕЛЬ ЧАСТОТЫ С ИЗМЕНЯЕМЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ Изобретение относитс  к области цифровой измерительной техники и MOi жет быть использовано в устройствах автоматики и телеуправлени . Известно устройство, содержащее декадный делитель частоты, декадный счетчик, блоки сравнени , триггеры, элементы И, ИЛИ, инвертор, позвол ю- , щее осуществить установку произвольного коэффициента делени  с помощью декадного счетчика, недостатком которого  вл етс  значительный объе1«| оборудовани  l. Наиболее близким к изобретению техническим решением  вл етс  уст-; -ройство, содержащее счетные декады, дешифраторы, инвертор, декадный переключатель , причем подвижный контак каждой декады переключател , кроме последней, подключен к входу счетной декады, а входные контакты - к выходам дешиф1 атора, входы которого соединены с выходами счетной .декады, входы сброса каждой из них соединены с выходом инвертора, вход которого соединен с подвижным контактом последней декады переключател  2. Однако это устройство недостаточ но надежно. Цель изобретени  - повышение надежности устройства. Поставленна  цель достигаетс  тем, что в устройстве, содержащем декадный счетчик, дешифраторы по числу счетных декад, узел сброса декадного счетчика, декадный переключатель, кажда  декада которого подключена к выходам Соответствующего дешифратора, входы которого соединены с выходами соответствук дей счетной декады, входы сброса каждой из которых соединены с выходом узла сброса декадного счетчика, вход первой счётной декады соединен с с входом устройства, узел сброса декадного счетчика содержит элемент И и элемент запрета, выход которого  вл етс  выходом данного узла, запрешающий вход подключен к входу устройства , а управл ющий - к выходу элемента И, входы которого соединены с подвижными контактами декадного переключател , а выход  вл етс  выходом устройства. На чертеже показан делитель. Делитель содержит входную шину 1, счетные декады 2 с разр дными шинами 3, шинами 4 переноса и шинами 5 сброса . дешифраторы 6, декадные переключатели 7 выбора коэффициента кратнос ти делени , элемент ИЗ, элемент ЗАПРЕТ 9 и выходную шину 10. В исходном состо нии все счетчики установлены на нуль, переключатели выбора коэффициента кратности делени  установлены в положение, соответ ствующее некоторому дес тичному числу К. При поступлении на входную шину 1 импульсов с частотой f начинаетс  их подсчёт. На разр дных шинах 3 декадного счетчика 2 форлшруютс  двоич ные коды единиц, дес тков, сотен и т. д. Эти коды поступгиот на входы де шифраторов б, в результате чего на выходах дешифраторов формируетс  дес тичное число, соответствующее числу поступивших на делитель импульсов , причем на выходе левого по схеме дешифратора формируетс  число еди ниц, на выходе дешифратора, св занно го с вторым счетчиком формируетс  число дес тков, на выходе, третьего дешифратора - число сотен и т. д. Счет входных импульсов продолжаетс  до тех пор, пока на выходах дешифраторов не по витс  дес тичный код числа К, установленного переключател ми 7. При этом на подвижных контактах всех декадных переключателей 7 будут сигналы единичного уровн Эти сигналы пфступают на входы элемента И 8, вызыва  по вление на его выходе единичного сиг,нала. Сигнал с выходаэлемента И 8 поступает на уп равл гадий вход элемента ЗАПРЕТ 9 и одновременно на выходную шину дели тел  10. Так как запрещающий вход элемента ЗАПРЕТ 9 подключен к выходной шине 10 делител , то сигнал единичного уровн  на выходе элемента ЗАПРЕТ 9 по вл етс  в момент окончани  К-го импульса. Этот сигнгш поступает на шины 5 сброса и переводит счетчики 2 Hai нуль. С приходом счетчиков 2 в нуле вое состо ние на выходах дешифраторов б устанавливаетс  код нул , что приводит к по влению на выходах эле МёЦтбв И и ЗАПРЕТ .сигналов нулевого урЪвн , Это соответствует окончанию выходнЬго сигнала делител  и прекра щению обнулени  счетчиков 2. Схема делител , таким образом, приходит в исходное состо ние. На этом заканчиваетс  первый цикл подсчета К входных импульсов. В дсшьнейшем работа делител  происходит аналогично описанному, в результате на выходной шине делител  10 по вл етс  импульсы.с частотой повторени  F F 4-- f . В зависимости от положени  движков переключателей 7 коэффициент кратности делени  К принимает значени  целых чисел от 1 до 10, где N равно числу каскадов делител . Использование дл  формировани  сигнала сброса счетчиков s нулевое состо ние логической схе№л, реализующей операцию запрета по входному сигналу повышает надежность устройства . Формула изобретени  Делитель частоты с измен емым коэффициентом делени , содержащий декадный счетчик, дешифратор по числу счетных декад, узел сброса декадного счетчика, декадный переключатель, кажда  декада которого подключена к выходам соответствующего дешифратора , входы которого соединены С выходами соответствующей счетной декады, входы сброса каждой из которых соединены с выходом узла сброса де5):адиого счетчика, вход первой счетной декады подключен к входу устройства , оТ л и чаю щ и .и с.   тем, что, с целью повышени  надежности , узел сброса декадного счетчика содержит элемент И и элемент запрета, выход которого  вл етс  выходом данного узла, запрещающий вход подключен к входу устройства:, а управл ющий - к выходу элемента И, входы которого соединены с подвижными контактами декгщного переключател , а выход  вл етс  выходом устройства. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР №.563728, кл. И 03 К 23/24, 1975.
  2. 2.Патент Японии 52-3769, кл. И 03 К 21/36, 1977.
    дта;. тШпЖ-ь
    rfc
SU792713180A 1979-01-11 1979-01-11 Делитель частоты с измен емым коэффициентом делени SU783996A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792713180A SU783996A1 (ru) 1979-01-11 1979-01-11 Делитель частоты с измен емым коэффициентом делени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792713180A SU783996A1 (ru) 1979-01-11 1979-01-11 Делитель частоты с измен емым коэффициентом делени

Publications (1)

Publication Number Publication Date
SU783996A1 true SU783996A1 (ru) 1980-11-30

Family

ID=20805360

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792713180A SU783996A1 (ru) 1979-01-11 1979-01-11 Делитель частоты с измен емым коэффициентом делени

Country Status (1)

Country Link
SU (1) SU783996A1 (ru)

Similar Documents

Publication Publication Date Title
US4041403A (en) Divide-by-N/2 frequency division arrangement
US3829785A (en) Circuit arrangement for digital frequency measurement
GB1200905A (en) Improvements in or relating to voltage measuring instruments
US2876418A (en) Encoder for pulse code modulation
SU783996A1 (ru) Делитель частоты с измен емым коэффициентом делени
US3200339A (en) Binary pulse counter for radices 2x+1 where x is any integer
US3134015A (en) High speed decade counters
SU1162037A1 (ru) Делитель частоты импульсов
SU641658A1 (ru) Многопрограмный делитель частоты
SU1058039A1 (ru) Распределитель импульсов
SU983644A1 (ru) Цифровой измеритель отношени временных интервалов
SU739430A1 (ru) Устройство дл цифрового измерени разности частот электрических колебаний
SU1112301A1 (ru) Устройство дл измерени амплитуды одиночных импульсных сигналов
SU786031A1 (ru) Устройство дл определени параметров ошибок дискретного канала св зи
SU725238A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU570053A1 (ru) Устройство дл делени
SU678672A1 (ru) Перестраиваемый делитель частоты
SU1078622A1 (ru) Пересчетное устройство
SU966919A1 (ru) Делитель частоты с переменным коэффициентом делени
SU928657A2 (ru) Делитель частоты следовани импульсов
SU1001448A1 (ru) Устройство дл формировани пачек импульсов
SU949822A2 (ru) Делитель частоты следовани импульсов
SU997036A1 (ru) Датчик случайных кодов
SU542336A1 (ru) Генератор импульсов
SU515289A1 (ru) Делитель частоты импульсов