SU890555A1 - Piramidal two-element code decoder - Google Patents

Piramidal two-element code decoder Download PDF

Info

Publication number
SU890555A1
SU890555A1 SU802864076A SU2864076A SU890555A1 SU 890555 A1 SU890555 A1 SU 890555A1 SU 802864076 A SU802864076 A SU 802864076A SU 2864076 A SU2864076 A SU 2864076A SU 890555 A1 SU890555 A1 SU 890555A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
elements
input
bus
input signal
Prior art date
Application number
SU802864076A
Other languages
Russian (ru)
Inventor
Николай Павлович Поддубный
Original Assignee
Предприятие П/Я Г-4125
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4125 filed Critical Предприятие П/Я Г-4125
Priority to SU802864076A priority Critical patent/SU890555A1/en
Application granted granted Critical
Publication of SU890555A1 publication Critical patent/SU890555A1/en

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Dc Digital Transmission (AREA)

Description

Изобретение относится к импульсной технике.The invention relates to a pulse technique.

Известен дешифратор двухлементного кода, содержащий блок преобразования, двухстабильный элемент, например, триггер, и две группы элементов И, 5 входы которых' подключены к выходам блока преобразования и триггера и к входным шинам, и два выходных элемента и £iA two-element code decoder is known that contains a conversion unit, a two-stable element, for example, a trigger, and two groups of AND elements, the 5 inputs of which are connected to the outputs of the conversion unit and the trigger and to the input buses, and two output elements and £ i

Недостатком данного дешифратора яв-10 ляется его сложность.The disadvantage of this decoder 10 yav- wish to set up its complexity.

Наиболее близким по технической сущности к предлагаемому является пирамидальный дешифратор двухэлементного кода, содержащий четыре двух- ,5 входовых элемента И, на попарно объединенные входы двух из которых поступают соответственно прямые 1,2 и инверсные 1 2 входные сигналы, а на четыре* выходах которого образуются соответственно четыре комбинации из входных сигналов: 1 2 и Г 2, 1 2 и 1 212].The closest in technical essence to the proposed one is the pyramidal decoder of the two-element code, containing four two- , 5 input elements AND, to the pairwise combined inputs of two of which direct 1.2 and inverse 1 2 input signals respectively arrive, and on the four * outputs of which respectively, four combinations of the input signals: 1 2 and G 2, 1 2 and 1 212].

Однако данный дешифратор характеризуется недостаточной помехоустойчивостью.However, this decoder is characterized by insufficient noise immunity.

Цель изобретения - повышение помехоустойчивости.The purpose of the invention is to increase noise immunity.

Поставленная цель достигается тем, что в пирамидальный дешифратор двухэлементного кода, содержащий четыре элемента И, первые входы первого и второго, третьего и четвертого, вторые входы второго и четвертого упомянутых элементов И попарно соединены между собой, а вторые первого и третьего элементов И подключены к первой входной шине, введены элемент НЕ, включенный между первой входной шиной и вторыми входами второго и четвертого элементов И, и одноразрядный регистр, первый и второй выходы которого соединены соответственно с первыми входами элементов И, а входы - с первой и второй входными шинами.This goal is achieved by the fact that in the pyramidal decoder of the two-element code containing four AND elements, the first inputs of the first and second, third and fourth, the second inputs of the second and fourth mentioned AND elements are paired together, and the second of the first and third AND elements are connected to the first input bus, an element NOT inserted between the first input bus and the second inputs of the second and fourth elements AND, and a single-bit register, the first and second outputs of which are connected respectively to the first inputs, are introduced MI elements, and inputs - with the first and second input buses.

3 890555 3 890555

На чертеже приведена структурная электрическая схема предлагаемого дешифратора.The drawing shows a structural electrical diagram of the proposed decoder.

Дешифратор содержит одноразрядный регистр 1 сдвига, элементы 2*5, эле- $ мент 6 НЕ. Входные сигналы поданы на входные шины 7 и 8, выходные сигналы снимаются с выходных шин 9 ~ 12.The decoder contains a one-bit shift register 1, elements 2 * 5, element 6 NOT. Input signals are applied to input buses 7 and 8, output signals are taken from output buses 9 ~ 12.

Принцип работы дешифратора заключается в следующем. 10The principle of operation of the decoder is as follows. 10

Первый входной сигнал с шины 7 поступает на информационный вход регистра Y, где он считывается с помощью и мпульсов второго4входного сигнала, поступающего на шину 8 с большей частотой 15 следования. Взаимно противоположные по 1 знаку импульсы с выходов регистра Г поступают на входы элементов 2 - 5 И, где под их воздействием происходит переключение на соответствующие выход- 20 ные шины 9 12 импульсов-первого входного сигнала.The first input signal from bus 7 enters the information input of register Y, where it is read out using the pulses of the second 4 input signal arriving at bus 8 with a higher repetition rate of 15 . Mutually opposite in 1 sign pulses from the outputs of the register G go to the inputs of elements 2-5 And, where, under their influence, they switch to the corresponding output bus lines 20 9 12 pulses of the first input signal.

Таким образом, введение регистра дает возможность'временной привязки фронтов импульса второго входного 25 сигнала, поступающего с канала связи, к фронтам импульсов первого входного сигнала от местного генератора, что повышает надежность правильной работы пирамидальных дешифраторов двухэлемент-ЭО ного кода. Количество выходных импульсов за время длительности Тс информационного импульса второго входного сиг нала, поступающего с канала связи, на шине 9 равно количеству импульсов на шине 11.Thus, the introduction of the register makes it possible to temporarily bind the pulse edges of the second input signal 25 coming from the communication channel to the pulse edges of the first input signal from the local generator, which increases the reliability of the correct operation of the pyramidal decoders of the two-element EO code. The number of output pulses during the duration T s of the information pulse of the second input signal coming from the communication channel on bus 9 is equal to the number of pulses on bus 11.

Claims (2)

58 На чертеже приведена структурна  электрическа  схема предлагаемого дешифратора . Дешифратор содержит одноразр дный регистр 1 сдвига, элементы 2-5 элемент 6 НЕ. Входные сигналы поданы на входные шины 7 и 8, выходные сигналы снимаютс  с выходных шин 9 12. Принцип работы дешифратора заключаетс  в следующем. Первый входной сигнал с шины 7 поступает на информационный вход регистр Y, где он считываетс  с помощью импуль- сое второговход но го сигнала, поступающего на шину 8 с льшей частотой следовани . Взаимно противоположные по знаку импульсы с выходов регистра Т поступают на входы элементов 2 - 5 И, где под их воздействием происходит переключение на соответствующие выходные шины 9 12 импульсов -первого входного сигнала.Таким образом, введение регистра дает возможностьвременной прив зки фронтов импульса второго входного сигнала, поступающего с канала св зи, к фронтам импульсов первого входного сигнала от местного генератора, что повышает надежность правильной работы пирамидальных дешифраторов двухэлемент ного кода. Количество выходных импульсов за врем  длительности информаци , онного импульса второго входного сиг5 нала, поступающего с канала св зи, на шине 9 равно количеству импульсов на шине 11. Формула изобретени  Пирамидальный дешифратор двухэлементного кода, содержащий) четыре элемента И, первые входы первого и второго , третьего и четвертого, вторые входы второго и четвертого упом нутых элементов И попарно соединены мехщу собой, а вторые входы первого и третьего элементов И подключены к первой входной шине, отл и. чающийс  , что, с целью повышени  помехоустойчивости , в него введены элемент НЕ, включенный между первой входной шиной и вторыми входами второго и четвертого элементов И, и одноразр дный регистр, первый и второй выходы которого соединены соответственно с первыми входами элементов И, а входы с первой и второй входными шинами. Источники информации, прин тые во внимание при экспертизе 1.За вка Японии N 51-38515, кл. 98/5 F3. 22.10.76. 58 The drawing shows the structural electrical circuit of the proposed decoder. The decoder contains a one-bit shift register 1, elements 2-5 and element 6 are NOT. The input signals are fed to the input buses 7 and 8, the output signals are removed from the output tires 9-12. The principle of operation of the decoder is as follows. The first input signal from bus 7 is fed to the information input of the register Y, where it is read by means of a pulse of the secondary input signal arriving on the bus 8 with a higher tracking frequency. Opposite pulses from the outputs of the register T are fed to the inputs of elements 2-5, where, under their influence, switching occurs to the corresponding output buses 9 to 12 pulses of the first input signal. Thus, the introduction of the register allows the time of the front edges of the second input signal from the communication channel to the pulse fronts of the first input signal from the local oscillator, which increases the reliability of the correct operation of the pyramidal decoders of the two-element code. The number of output pulses over the duration of the information, the second impulse of the input signal from the communication channel on bus 9 is equal to the number of pulses on bus 11. The invention Pyramid decoder of a two-element code containing four elements And, the first inputs of the first and second, the third and fourth, the second inputs of the second and fourth mentioned elements And are pairwise connected to each other, and the second inputs of the first and third elements of And are connected to the first input bus, ex. It is assumed that, in order to increase noise immunity, an element NOT is inserted into it, connected between the first input bus and the second inputs of the second and fourth elements AND, and a one-bit register, the first and second outputs of which are connected respectively to the first inputs of the elements AND, and inputs first and second input buses. Sources of information taken into account in the examination 1. For Japan of Japan N 51-38515, cl. 98/5 F3. 10/22/76. 2.Шац С. Я. Проектирование радиоэлектронных устройств на интегральных микросхемах. Н., Советское радио, 1976, с. 202.2. Shats S. Ya. Designing of electronic devices on integrated circuits. N., Soviet Radio, 1976, p. 202. Сигнал 2Signal 2 1212
SU802864076A 1980-01-04 1980-01-04 Piramidal two-element code decoder SU890555A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802864076A SU890555A1 (en) 1980-01-04 1980-01-04 Piramidal two-element code decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802864076A SU890555A1 (en) 1980-01-04 1980-01-04 Piramidal two-element code decoder

Publications (1)

Publication Number Publication Date
SU890555A1 true SU890555A1 (en) 1981-12-15

Family

ID=20869845

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802864076A SU890555A1 (en) 1980-01-04 1980-01-04 Piramidal two-element code decoder

Country Status (1)

Country Link
SU (1) SU890555A1 (en)

Similar Documents

Publication Publication Date Title
SU890555A1 (en) Piramidal two-element code decoder
SU926784A1 (en) Frequency-modulated signal detector
SU995357A2 (en) Device for decording pulse code sequencies
RU1811003C (en) Device for separating pulses
SU592006A1 (en) Non-lonear multifrequency selective device
SU1045242A1 (en) Device for receiving information
SU839067A1 (en) Frequency divider with either integer countdown ratio
SU1599850A1 (en) Generator of basic function systems
SU786034A1 (en) Discrete synchronization device
SU1226661A1 (en) Counter operating in "2-out-of-n" code
SU1233271A1 (en) Multichannel device for time discrimination of pulsed signals
SU1123051A1 (en) Device for recording digital information
SU801320A1 (en) Audio call receiver
SU963129A1 (en) Pulse selector
SU620023A1 (en) Device for controlling channel switching at separated reception
SU1058084A1 (en) Deiodulator of phase-shift keyed signals
SU696614A1 (en) Correlation detector
SU692107A1 (en) Address decoding apparatus
SU1525922A1 (en) Device for remote monitoring of intermediate stations of communication system
SU1503061A1 (en) Pulse shaper
SU1501019A2 (en) Walsh function generator
SU1205268A1 (en) Device for summing two random pulse sequences
SU1166293A1 (en) Pulse distributor
SU1285609A2 (en) Device for decoding pulse code sequences
SU1119172A1 (en) Pulse distributor