SU877594A1

SU877594A1 - Commutator

Info

Publication number: SU877594A1
Application number: SU802882010A
Authority: SU
Inventors: Виктор Яковлевич Сидоренко
Original assignee: Научно-Исследовательский Институт Управляющих Вычислительных Машин
Priority date: 1980-02-13
Filing date: 1980-02-13
Publication date: 1981-10-30

Description

(54) КОММУТАТОР(54) SWITCH

Изобретение относитс к вычислительной технике и может быть исполь зовано в пультах дистанционного упра лени , устройствах передачи и ввода данных и т.д. Известен коммутатор, содержащий сенсорные площадки, ключевые схемы, генератор импульсов, счетчик, дешифратор , генераторы напр жени выборки , схему нагрузки и источник п тани . Коммутатор служит дл управлени выборкой каналов и дл включени напр жени питани . К каждой сенсорной площадке подключен лишь один канал tO Недостатком коммутатора вл етс сложность и узкость функциональных возможностей, так как в известном коммутаторе нет возможности группировать каналы в адресуемые группы, подгруппы и т.д., кроме того, в нем много элементов (например, ключевых схем). Наиболее близким к предлагаемому вл етс коммутатор, содержащий два мультиплексора, информационные входы которых соединены соответственно с сенсорными площадками входной информации и сенсорными площадками адреса выходных регистров,, а счетные входы объединены с односменными информационными входами выходных регистров и адресного регистра и подключень к соответствующим выходам счетчиков. СтробируюЩие, входы мультиплексоров объединены с синхронизирующим входом счетчика и подключень к выходу генератора- Разрешающий вход адресного регистра соединен с выходом адресного мультиплексора, а выходы с входами дешифратора, каждый из выходов которого соединен с одним из входов соотг ветствующего элемента И, вторые входы которых объединены и подключены к выходу информационного мультиплексора , выход каждого из элементов И соединен с разрешающим входом соответствующего выходного регистра, выходы выходных регистров соединены с выходами коммутатора 2. The invention relates to computing and can be used in remote controls, data transfer and input devices, etc. A switch is known that includes touch pads, key circuits, a pulse generator, a counter, a decoder, sampling voltage generators, a load circuit, and a source of power. The switch serves to control the sampling of the channels and to turn on the supply voltage. Only one tO channel is connected to each touch pad. The disadvantage of the switch is the complexity and narrowness of the functionality, since in a known switch there is no possibility to group the channels into addressable groups, subgroups, etc., besides, it has many elements (for example, key schemes). The closest to the proposed is a switch containing two multiplexers, the information inputs of which are connected respectively to the touch pads of the input information and the touch pads of the address of the output registers, and the counting inputs are combined with the single-shift information inputs of the output registers and the address register and connected to the corresponding outputs of the counters. Gating, multiplexer inputs are combined with the counter clock input and connected to the generator output. The enable input of the address register is connected to the output multiplexer output, and the outputs from the decoder inputs, each of which outputs are connected to one of the corresponding element And input, the second inputs of which are combined and connected to the output of the information multiplexer, the output of each of the elements I is connected to the enabling input of the corresponding output register, the outputs of the output registers are connected to switch outputs 2.

Если выходные регистры, в которые нужно занести входную информацию, расположены на большом удалениич от сенсорных площадок, то в известном, коммутаторе необходимо использовать длинные линии св зи как дл параллельной передачи кодовых сигналов счетчика, так и стробирующих сигналов с выходов мультиплексоров. Это очень сложно и неэкономично. Кроме того, из-за перекрестных вли ний между параллельными лини ми св зи, надежность функционировани известного коммутатора снижаетс .If the output registers to which the input information is to be located are located at a large distance from the touch pads, then in the well-known switchboard it is necessary to use long lines of communication both for parallel transmission of counter code signals and gate signals from the multiplexer outputs. It is very difficult and uneconomical. In addition, due to cross-sectional effects between parallel links, the reliability of the operation of a known switch is reduced.

Цель изобретени - упрощение коммутатора и повышение его надежности при большом удалении сенсорных площадок от выходных регистров.The purpose of the invention is to simplify the switch and increase its reliability with a large distance of the touch pads from the output registers.

Поставленна цель достигаетс тем что в коммутатор, содержащий первый мультиплексор, информационные входы которого соединены с сенсорными площадками входной информации, второй мультиплексор, информационные входы которого соединены с сенсорными площадками адреса, генератор тактовых ипульсов , выход которого соединен с объединенными стробирующими входами мультиплексоров и синхронизирующим входом счетчика, выходы которого соединены с соответствующими объединенными счетными входами мультиплексора регистр адреса, информационные входы которого объединены с соответствующими информационными входами выходных регистров, выходы которых соединены с выходами коммутатора, выходы регистра адреса соединены со входами дешифратора, выходы которого соединены с первыми входами соответствующих элементов И, выходы которых соединены с разрешающими входами соответствующих выходных регистров, введены регистры сдвига, формирователи тактовых импульсов, формирователь стробирующего сигнала, элемент НЕ, дополнительные элементы И и элемент ИЛИ, выход которого соединен с первым информационным и разрешающим входом первого регистра сдвига, другие информационные входы которого соединен с соответствующими выходами счетчика выход второго мультиплексора соединен с последующим информационным входом первого регистра сдвига и первым входом элемента ИЛИ, второй входThe goal is achieved by the fact that the switch containing the first multiplexer, the information inputs of which are connected to the touch pads of the input information, the second multiplexer, the information inputs of which are connected to the touch address pads, the clock and pulse generator, the output of which is connected to the combined gate inputs of the multiplexers and the clock input of the counter The outputs of which are connected to the corresponding combined counting inputs of the multiplexer address register, information in the moves of which are combined with the corresponding information inputs of the output registers, the outputs of which are connected to the switch outputs, the outputs of the address register are connected to the inputs of the decoder, the outputs of which are connected to the first inputs of the corresponding And elements, the outputs of which are connected to the enabling inputs of the corresponding output registers, shift registers are entered, drivers clock pulses, the gate signal shaper, the element is NOT, additional AND elements and the OR element, the output of which is connected to the first information and enabling input of the first shift register, the other data inputs being connected to respective counter outputs of the second multiplexer output connected to a further data input of the first shift register and the first input of the OR gate, the second input

которого соединен с выходом первого мультиплексора, выход генератора через первый формирователь тактовых импульсов соединен с синхронизирующимwhich is connected to the output of the first multiplexer, the generator output through the first driver of clock pulses is connected to the synchronizing

входом первого регистра сдвига, выход которого соединен непосредствен .но с информационным входом и через второй формирователь тактовых импульсов с синхронизирующим входом второго регистра сдвига, один выход которого через формирователь стробирующего сигнала соединен с объединенными первыми входами дополнительных элементов И, другие выходы второгоthe input of the first shift register, the output of which is connected directly to the information input and through the second clock generator to the clock input of the second shift register, one output of which is connected via the gate input signal generator to the combined first inputs of additional elements And, the other outputs of the second

5 регистра сдвига соединены с объединенными информационными входами выходных регистров и регистра адреса, последний выход второго регистра сдвига соединен с объединенными вторым входом первого дополнительного элемента И и входом элемента НЕ, выход которого соединен со вторым входом второго дополнительного элемента И, выход которого соединен с объединенными вторыми входами элементов И.5 shift register connected to the combined information inputs of the output registers and address register, the last output of the second shift register connected to the combined second input of the first additional element And the input element NOT, the output of which is connected to the second input of the second additional element And the output of which is connected to the combined second the inputs of the elements I.

На чертеже представлена блок-схема предлагаемого коммутатора.The drawing shows the block diagram of the proposed switch.

Коммутатор содержит первый мультиплексор I, сенсорные площадки 2 входР ной информации, счетчик 3, генераторThe switchboard contains the first multiplexer I, touch pads 2 input information, counter 3, generator

4тактовых .импульсов, второй мультиплексор 5, сенсорные площадки 6 адреса выходных регистров 7, элемент ИЛИ 8, первый регистр 9 сдвига, первый формирователь 10 тактовых импульсов , второй формирователь 11 тактовых импульсов, второй регистр 12 сдвига, формирователь 13 стробцрующего сигнала , регистр 14 адреса, первый дополнительный элемент И is, элемент НЕ 16, второй дополнительный элемент И 17, дешифратор 18, Элементы И 19.4-pulse impulses, second multiplexer 5, touch pads 6 addresses of output registers 7, element OR 8, first shift register 9, first driver 10 clock pulses, second driver 11 clock pulses, second shift register 12, driver 13 strobe signal, address register 14 , the first additional element And is, the element is NOT 16, the second additional element is And 17, the decoder 18, The elements And 19.

Функционирование коммутатора осуществл етс следующим образом.The operation of the switch is as follows.

Прикаса сь пальцем к одной из сенсорных площадок 6,определ ют выходной регистр 7, в который необходимо занести входную информацию. Под действием тактовых импульсов, подаваемых от генератора 4, счетчик 3 перебирает все возможные двоичные комбинации, которые подаютс на счетные входы мультиплексоров 1 и 5 и параллельные информационные входы первого сдвигового регистра 9. Когда на выходах 5 счетчика 3 по вл етс двоичный код, соответствующий набранному адресу регистра 7, на выходе мультиплексораTouching one of the touch pads 6 with your finger, determine the output register 7, into which it is necessary to enter the input information. Under the action of clocks supplied from generator 4, counter 3 enumerates all possible binary combinations that are fed to the counting inputs of multiplexers 1 and 5 and parallel information inputs of the first shift register 9. When the outputs 5 of counter 3 have a binary code corresponding to the dialed register address 7, at the output of the multiplexer

Claims

5 an impulse is generated. This pulse passes through the element OR 8 and permits the recording of the first register 9 of the shift of the following information: the first register of the start 1, to the other bits of the binary code from the output of the counter 3, the last one - 1 corresponding to the developed pulse at the output of the multiplexer 5. Then, the clock pulses produced by the first formater 1Q clock pulses from the pulses of the generator 4, sequentially expand the recorded information to the output of the shift register 9. This information is fed to the input of the second driver I1 clock pulses and synchronizes its work. This information is also fed to the serial input of the second shift register 12 and written into it under the action of clock pulses fed to its clock input from the output of the second driver I1 clock pulses. At the end of the recording from the output of the first register bit 12, a high potential corresponding to the start 1 is fed to the input of the gate signal generator 13, from the output of the other bits the binary code corresponding to the entered address of the output register 7 is fed to the inputs of the output registers 7 and the register 14 From the output of the last discharge, a high potential 1, corresponding to a high impulse at the output of multiplexer 5, is fed to the input of the first additional element 15 and opens it. The output pulse shaper 13 gate signal through the open first additional element And 15 is fed to the enable input of the register 14 address. The binary code corresponding to the entered address of register 7 is written into it. Then this code from the outputs of register 14 of the address goes to inputs of the decryptor 18. At one of the outputs of the decoder 18 a dry potential occurs, as a result of which And 19 opens. Touching one of the touch pads 2 sets the input information. When at the outputs of counter 3 there is a binary code corresponding to the typed input information, a pulse is generated at the output of multiplexer 1. This 46 pulse passes through the element OR 8 and permits the recording of the following information into the first shift register 9: for the first bit the starting 1, for the other bits the mentioned binary code from the output of the counter 3, the last bit d logical O corresponding to the absence of a pulse at the output of multiplexer 5 (a pulse appears at the output of multiplexer 1). Then, clock pulses from the output of the first shaper 10 clock pulses produce a sequential bitwise extension of the recorded information from the shift register 9. This information is recorded in the second shift register 12 under the action of clock pulses from the output of the second driver 11 clock pulses. At the end of the recording from the output of the first bit of the register 12 shift start 1 comes to the input of the gate signal generator 13 and starts it, from the output of the other bits the binary code corresponding to the typed input information enters the inputs of the output registers 7 and the register 14 address from the output of the last bit, the low potential O, corresponding to the produced pulse at the output of multiplexer I (and its absence at the output of multiplexer 5), is converted at the output of the element HE I6 into a high potential and opens the second additional Yelnia AND gate 17 output pulse shaper 13, a strobe signal through the open second additional AND gate 17 and open the AND 19 is supplied to an enable input of the corresponding selected output register 7 and to enable writing to it of said binary code corresponding to the selected input information. The proposed Switch is structured in two distinct parts: transmitting and receiving. Such a division passes by the output of the first shift register 9 and the input of the rth shift register 12. The connection between the output of the first register 9 and the input of the second register 12 is made using a single communication line. The introduction of additional serially produced contactless elements pays off by the advantages of transmitting information from the touch pads to the output registers using a single communication line instead of several. This advantage increases with an increase in the number of sensory platforms and also with the need to group output registers into subgroups, groups, etc. The switch containing the first mule typelexer, the information inputs of which are connected to the input information sensor platforms, the second multiplexer, the information inputs of which are connected to the address address platforms, the clock generator, the output of which is connected to the combined gate inputs of the multiplexers and the counter input clock outputs which are connected to the corresponding multiplexing inputs of the multiplex pa, the address register, the information inputs of which are The outputs of the address register are connected to the inputs of the decoder, the outputs of which are connected to the first inputs of the corresponding AND elements, the outputs of which are connected to the enabling inputs of the corresponding output registers, characterized in that simplify and improve the reliability of the switch; shift registers, clock pulse shapers, a gate signal shaper, an NOT element, are added to it; e AND elements and OR element whose OUTPUT is connected to the first information input of the first shift register, other information inputs of which are connected to the corresponding outputs of the counter, the output of the second multiplexer is connected to the subsequent information input of the first shift register and the first input of the OR element, the second input of which is connected to the output of the first multiplexer, the output of the generator through the first driver clock pulses connected to the clock input of the first shift register, the output of which is directly with the information input and through the second clock pulse generator with the clock input of the second shift register, one output of which is connected to the combined first inputs of additional elements And via the second gate signal generator, the other outputs of the second shift register are connected to the integrated information inputs of the output registers and the address register the output of the second shift register is connected with the combined second input of the first additional element And and the input element and NOT, the output of which is connected to the second input of the second additional element AND, the output of which is connected to. the combined second inputs of elements I. Sources of information taken into account in the examination 1. Zak Japan No. 53-2523, cl. N.OZ 5/04, NCI 96 (1) A 12, 978.

2. USSR author's certificate number 617782, cl. G 08 C 9/02, H 03 K 17/02, 1977 (prototype).

And li

neither

INI