SU875641A1

SU875641A1 - Circular counter

Info

Publication number: SU875641A1
Application number: SU802881316A
Authority: SU
Inventors: Авадий Матвеевич Гамбург; Михаил Александрович Солоха; Леонид Моисеевич Фельдман; Евгений Константинович Иосипов
Original assignee: Предприятие П/Я А-7133
Priority date: 1980-02-13
Filing date: 1980-02-13
Publication date: 1981-10-23

Description

(54) КОЛЬЦЕВОЙ СЧЕТЧИК(54) RING COUNTER

II

Изобретение относитс к импульсной технике и может быть использовано в устройствах обработки цифровой информации, в измерительных приборах и вычислительных устройствах.The invention relates to a pulse technique and can be used in digital information processing devices, in measuring devices and computing devices.

Известен кольцевой счетчик, содержащий D-трнггеры и элементы И-НЕ 1J. Недостатком известного устройства вл етс то, что коррекци разр дов счетчика происходит последовательно от первых разр дов к последним через п-2 элементов И-НЕ, что уменьшает быстродействие и час- to тотный диапазон счетчика. Кроме того, использование дл коррекции 2 п-2 элементов И-НЕ приводит к усложнению и понижению надежности устройства.Known ring counter containing D-trngers and elements AND-NOT 1J. A disadvantage of the known device is that the correction of the bits of the counter occurs sequentially from the first bits to the last through the n-2 elements AND-NOT, which reduces the speed and frequency range of the counter. In addition, the use of IS-NE elements for correction of 2 p-2 leads to a complication and decrease in the reliability of the device.

Наиболее близким по технической сущ- Ц ности к изобретению вл етс счетчик, содержащий п трлгтеров, элемент И, элемент ИЛИ. Один вход элемента И соединен с нверсным выходом п-1 разр да счетчика, другой вход элемента И соединен с пр мым выходом последнего разр да. Выход элемента И соединен с входом элемента ИЛИ, выход которого соединен с установочными входами первых разр дов. Входы сннхронизацнн всех триггеров соединены со йходом устройства 2.The closest in technical essence to the invention is a counter containing n trgterov, element AND, element OR. One input of the And element is connected to the non-inverted output of the n-1 counter of the counter, the other input of the And element is connected to the direct output of the last digit. The output of the AND element is connected to the input of the OR element, the output of which is connected to the installation inputs of the first bits. The inputs of the synchronization of all the triggers are connected to the input of the device 2.

Недостаток известного устройства - низка помехоустойчивость, обусловленна тем, что при коррекции состо ний триггеров происходит переключен не триггеров счетчика , наход щихс в запрещенных состо ни х за счет сбоев в работе, а возникающие при этих переключени х помехи (достаточно мощные, так как переключаетс группа трнггеров ) могут переключить триггеры п-1 или п разр дов, что прекратит сигнал коррекции , и устройство может остатьс в запрещенном состо нии.The disadvantage of the known device is low noise immunity, due to the fact that during the correction of the trigger conditions, the meter does not trigger triggers that are in prohibited states due to malfunctions, but the interferences occurring during these switchings (rather powerful because the group The triggers) can switch triggers of n-1 or n bits, which will stop the correction signal, and the device may remain in a forbidden state.

Цель изобретени - повыщение помехоустойчивости .The purpose of the invention is to increase noise immunity.

Claims

1. The author of the USSR № 539381, cl. H 03 K 23/02. 1976.

2. US patent 63555249, cl. H 03 K 23/02, 1971.