SU873276A1 - Запоминающее устройство - Google Patents

Description

(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относитс  к вычислительной технике, конкоетно к запоминающим vcTDOЙcтвaм. Известно запоминлющее устройство, содепжашее оперативный накопитель, вхолной регистр адпеса и блок корпек ции одиночных ошибок С1. Наиболее близким техническим решением к предлагаемому  вл етс  запоминающее устройство, содержащее оперативный накопитель, соединенный с адресными входами ассоци тивного накопител  и через регистр адреса с адресными шинами, входы оперативного накопител  подключены к соответствукицим входам регистра информации , выходы которого подключены к генератору синдромов и пвухканалкным переключател м, соединещп 1М с выходными числовыми шинами, выходы генератора синдромов соединены с соответствуюЕЦими входами дешифратора выходы которого соединены с управл ющими входами двухкан льных перекл чателей, вшфратор и входные числовые шины 2. Недостатком известных запомин ющих УСТРОЙСТВ  вл етс  их низка  надежность . Цель изобретени  - повышение надежности устройства. Поставленна  цель достигаетс  тем, что запоминающее устройство содержит дополнительные двухканашьные педеключатели и дешифратор, сумматоры, два элемента ИЛИ, элемент И, пои этом соответствуюшие выходы ассоциативного накопител  соединены со входами генератора синдромов, вторы. ми управл кодими входами двухканальных переключателей с соответствующими входами дополнительного дешибратора и с управл ющими входами сумматоров, первые входы которых соединень с выходами шиАратор , вторые входы - с выходом ассоциативного накопител , а выходы - со входами первого элемента ИЛИ, выходы которого соединены

со входом ассоциативного нако пйтел  и с управл ющими входами дополнительнь1Х двухканальных пе реключатегтей , входы которых соединен с выходами шифратора, а выходы - со входами оперативного накопител , входы ассоциативного н копител  соединены с выходами генератова синдоо мов и выходом второго элемента ИЛИ, входы которого соединены с выходами элементов И, первые входы КОТОРЫХ соединены с выходами дептфратооа, а вторые входы - с пр мыми выходами регистра ниАормации, адресньш входа ассоциативного накопител  соеда нены с выходами регистра адоеса.

На чертеже приведена блок-схема запоминающего устройства.

Запоминающее УСТРОЙСТВО содержит оперативный накопитель 1, ассоциативный накопитель 2, регистр 3 адре- са, адресные шины 4, регистр 5 информации , генератор 6 синдромов, двухканальные переключатели 7, выходные числовые шины 8, дешифратор 9, шифратор 10, входные числовые шины 11, дополнительные двухканальные переключатели 1.2, дополнительный дешифратор 13, сумматоры 14, первый элемент ИЛИ 15t второй элемент ЖГИ 16, элементы И 17.

Запоминающее устройство оаботает следующим образом.

Цифратор 10 преобразует безызбыточный код числа, поступаюший по входным числовым шинам 11, в избыточный код числа, например, код Хэмминга , позвол ющий исправить однократные ошибки. Генератор синдромов 6 формирует синдром (j равен номеру разр да, в КОТОРОМ произошла ошибка ) кода числа, считанного из оперативного накопител  1 по адресу А. Особенностью оперативного накопител   вл етс  то, что. возникающие в нем отказы  вл ютс  константными, вследствие чего считываема  по адресу А из j-го отказавшегос  разр да информаци  всегда равна либо логическому О,либо логической , в зависимости от характера возникшей неисправности. В результате, если записываема  в j-ый разр д по адресу А информаци  совпадает с 1, то при считывании кода числа по этому адресу в нем не возникабт однократной ошибки, т.е. S,-j 0. Если , то в считанном коде числа возникает однократна 

73276 4

ошибка, т.е. , 5 0. Расшифро: ванное дешифратором 9 значение синдрома определ ет позицию одиночной ошибки в считанном коде числа, 5 исправление которой осуществл етс  путем передачи через двухканальные переключатели 7 обратного кода числа в позиции, указанной дешифратором 9, который дополнительно оазрешает 10 прохождение через выбранный им элемент И I7 и далее через второй элемент ИЛИ 16 на входы ассоциативного накопител  2 значени  константной неисправности с пр мого выхода (5 регистра 5 информации. Одновременно в ассоциативный накопитель 2 поступает синдром одиночной ошибки S-.. Условием записи указанной информации в ассоциативный накопитель 2  вл етс  неравенство нулю синдрома . При записи кода числа в запоминающее устройство по адресу А- одновременно происходит поиск информации

S- , LIJ с признаком А в ассоциативном накопителе 2. При наличии

S -joi-f в ассоциативном накопителе синдром расшифровываетс  дополнительным дешифратором 13 и осуществл ет выборку j-ro сумматора 14, котоJJJ рый сравнивает значение константной неисправности otfj со значением j-ro разр да записываемого кода числа ,j и через первый элемент ИЛИ 15 выдает результат сравнени а л -- о ;. в ассоциативный накопитель 2 и на равл ющие входы дополнительных двухканальных переключателей 12. При равенстве ;i в оперативный накопитель I через дополнительные двухканальные переключатели 12 записываетс  пр мой код числа, в противном случае, T.e.CjJ 4 ( - обратный код числа. Поскольку в обоих случа х записанна  в j-ый разр д информаци  совпадает со значением константной неисправности ctf.} , то при считывании кода числа синдром S-; равен нулю, что соответствует случаю отсутстви  однократной ошибки в считанном коде числа. Параллельно со считыванием кода числа из оперативного накопител  I осуществл етс  поиск информации fct|A с признаком А- в ассоциативном накопителе 2. В зависимости от значени  a(ip происходит вьщача 55 через двухканальные переключатели 7 пр мого или обратного кода числа.

Claims (2)

1. Предлагаемое запоминающее устройство дает возможность по сравнению с известньми понизить на единицу кратнбсть -возникающей ошибки, что позвол ет с помощью обычного кода Хэмминга, исправл кнцего однократные ошибки,.корректировать также и посл довательно возникающие во времени двухкратные ошибки. В сочетании с и вестным при использовании модифицированного кода Хэмминга, исправл ющего одиночные и обнаруживак цего двойные ошибки, предлагаемое устрой ство позвол ет исправить три последователы-ю возникающие во времени ошибки. Предлагаемое техническое решение; дает возможность при незначительном увеличении избыточного оборудовани  в несколько раз увеличить среднее врем  наработки на отказ за поминающего устройства, что в свою очередь увеличивает коэффициент готовности устройства. Дл  запоминающего устройства емкостью 4 Мбайта, выполненного :на микросхемах пам ти емкостью 4096 бит с интенсивностью отказов X 10 , использование предлагаемого технического решени  позвол ет примерно на 0,04% повысить коэффициент готовности. Формула изобретени  Запоминающее устройство, содержа щее оперативный накопитель, соединенный с адресными входами ассоциати ного накопител  и через регистр адр са с адресными шинами, входы операти ного накопител  подключены к соответствующим входам регистра информации , выходы которого подклю- чены к генератору синдромов и двухканальным переключател м, соединенным с выходными числовыми шинами , выходы генератора синдромов соединены с соответствующими входами 766 дешифратора, выходы которого соединены с первыми управл ющими вхрдами двухканальных переключателей, шифратор , входные числовые шины, о т пичающеес  тем, что, с целью повышени  надежности устройства , оно содержит дополнительные двухканальные переключатели и дешифратор , сумматоры, два элемента ИЛИ, элементы И, при этом соответствующие выходы ассоциативного накопител  соединены со входами генератора синдромов, вторыми управл ющими входами двухканальных переключателей , с соответствукицими входами дополнительного дешифратора и с управл ющими входами сумматоров, первые входы которых соединены с вьгходами шифратора, вторые входы - с выходом ассоциативного накопител , а выходы - со входами первого элемента ИЛИ, выходы которого соединены со входом ассоциативного накопител  и с управл ющими входами дополнительных двухканальных переключателей , входы которых соединены с выходами шифратора,а выходысо входами оперативного накопител , входы ассоциативного накопител  соединены с выходами генератора синдромом и выходом второго элемента ШМ, входы которого соединены с выходами элементов И, первые входа которых соединены с выходами дешифратора, а вторые входы - с пр мыми выходами регистра информации, адресные входы ассоциативного накопител  соединены с выходами регистра адреса. Источники информации, прин тые во внимание при экспертизе 1.Патент США № 39006200 , кл. 235-153 AM, опублик. 1975.
2. 2.Авторское свидетельство СССР по за вке № 2690003/18-24, кл. G II С 11/00, 1978.