Изобретение относитс к вычислител ной технике и может быть использовано при построении регистров сдвига.. Известен регистр сдвига, чейка которого содержит два триггера с непо средственной св зью на двухколлекторных п-р-п-транзисторах и два двухколлекторных р-п-р-транзистора, причем эмиттеры п-р-п- и базы р-п-р-транзисторов соединены с общей шиной. Эмиттеры одного и другого р-п-р-транзисторов соединены соответственно с одной и другой шинами питани , их коллекторы соединены с соответствуюцими базами четырех п-р-п,-транзисторов триггеров. В каждом из двухколлекторных п-р7П-транзисторов один коллектор используетс дл образовани .перекрестной триггерной св зи, а второй дл св зи между триггерами. Входные шины соединены с базами п-р-п-транзисторов первого триггера, выходные шины Соединены eg вторыми коллекторами п-р-п-транзисторов второго триггеpa . Описанный регистр построен полностью на транзисторах, не содержит резисторов и конденсаторов, обеспечивагет высокую степень интеграции элементов на кристалле и низкую потребл емую мощность Cl, . Недостатками регистра вл ютс низкое быстродействие и больша площадь, заннмаема на крнсталле микросхемы. Известен также регистр сдвига чейка которого содержит два триггера с непосредственной св зью на двухколлекторных п-р-п-транзисторах и два двухколлекторных р-п-р-транзистора. Схема соединени элементов така же, как и у предыдущего устройства 2j. Недостатками регистра вл ютс низкое быстродействие и больша занимаема площадь. Наиболее близким к предлагаемому вл етс чейка пам ти дл интегрального двухтактного квазистатического регистра сдвига. Указанна чейка содержит два триггера с непосредственными св з ми на двухколлекторных п-р-п-транзисторах , эмиттеры которых соединены с общей шиной-, а также два двухколлекторных р-п-р-транзистора, эмиттеры которьпс соединены с одной и другой шинами питани , базы - с общей шиной, а коллекторы - с базовыми област ми п-р-п-транзисторов соответственно первого и второго триггеров. В каждом из п-р-п-траНзисторов один из коллекторов используетс дл образова ни перекрестной св зи двух п-р-п-тра зисторов в триггере полуразр да, а другой - дл св зи между триггерами полуразр дов и между чейками в регистре . При реализации чейки в ИС с инжекдионным питанием коллекторные области р-п-р-транзисторов совмещены с соответствующими базовыми област ми п-р-п-транзисторов, а эмиттерные области п-р-п-транзисторов и базовые области р-п-р-тр,анзисторов совмещены общей полупроводниковой п-области подложке . Ячейка технологична, обладает высокой плотностью компоновки элементов на кристаллле микросхемы при малой потребл емой мощности З. Основными недостатками чейки вл ютс низкое быстродействие и больша занимаема площадь, обусловленные использованием в каждом полуразр де триггеров на двухколлекторных п-р-п-транзисторах . Цель изобретени - повьшение степени интеграции чейки пам ти и ее быстродействи . Поставленна цель достиг аетс тем что в чейку пам ти дл регистра сдви га, содержащую первьй и второй двухколлекторные п-р-п-транзисторы, эмиттеры которых соединены с шиной нулево го потенциала, первый и второй двухколлекторные р-п-р-транзисторы, эмиттеры которых соединены соответственно с первой и второй шинами питани базы первого и вторбго двухколлекторных р-п-р-транзисторов подключены к шине нулевого потенциала, база первого двухколлекторного п-р-п-транзистора соединена со входом чейки пам ти и с первым коллектором первого двухколлекторного р-п-р-траизистора, второй коллектор которого соединен с первым коллектором первого двухколлекторног п-р-п-транзистора, второй коллектор которого соединен с базой второго двухколлекторного п-р-п-транзистора с первым коллектором второго двухкол лекторного р-п-р-транзистора, первый коллектор второго двухколлекторного п-р-п-транзистора соединен с выходом чейки пам ти, введены первый и второй п-р-п-транзисторы, эмиттеры которых соединены с шиной нулевого потенциала , база первого п-р-п-транзистора подключена ко второму коллектору второго двухколлекторного р-п-р-транзистора , ко второму коллектору второго двухколлекторного п-р-п-транзистора и к коллектору второго п-р-п-транзистора , база которого соединена с первым коллектором первого двухколлекторного п-р-п-транзистора, коллектор первого п-р-п-транзистора соединен с базой второго двухколлекторного п-р-п-транзистора . На чертеже представлена электрическа схема чейки пам ти. Она содержит двухколлекторные п-р-п-транзисторы 1 и 2, п-р-п-транзисторы 3 и 4, двухколлекторные р-п-р-транзисторы 5 и 6, шины 7 и 8 питани , шину 9 нулевого потенциала. При реализации предлагаемой чейки пам ти в составе регистровых ИС с инжекционным питанием с целью увеличени степени интеграции элементов на кристалле микросхемы коллекторные области р-п-р-транзисторов совмещены с соответствующими базовыми област ми п-р-п-транзисторов, а эмиттерные области- п-р-п-транзисторов и базовые области р-п-р-транзисторов совмещены в общей полупроводниковой п-области подложке . Ячейка пам ти работает следующим образом. При воздействии первого тактового импульса на шину 7 транзистора 5 включен и задает базовые токи транзисторов 1 и 4 первого полураз да чейки. Если при этом на входе чейки пам ти поддерживаетс высокий уровень напр жени (логическа 1), то транзистор 1 вклкмен, а транзистор 4 - выключен, так как его базовый ток отводитс в коллектор транзистора 1. Емкость эмиттерного перехода транзистора I при этом зар жена, а транзистора 4 - разр жена . За счет зар женной емкости транзистора 1 это состо ние поддерживаетс при переключении тактовых импульсов , во врем которого напр жение на шине 7 уменьшаетс , а на щине 8 увеличиваетс до уровн , при котором включаетс транзистор 6 и задает базовый ток в триггерные транзисторы 2 и 5 3 второго полуразр да чейки. Поддерживаемый в открытом состо нии гранзис тор 1 при этом отводит базовый ток транзистора 2, поэтому транзисторы 2 и 3, на которых собран триггер, включитс в состо ние, при котором транзистор 3 открыт, а транзистор 2 - закрыт . При повторном переключении так товых импульсов на коллекторах закрытого транзистора 2 и выходе чейки пам ти будет зафиксирована логичесТаким образом, происходит йередача чейкой пам ти высокого уровн напр жени . Аналогичным образом будет происходить передача и низкого уровн (логический О). Известна чейка пам ти содержит четыре двукколлекторных п-р-п-транзис тора, образующих два триггера с непосредственными св з ми. Предлагаема чейка пам ти содержит триггерный полуразр д и динамический полуразр д, построенный на двух коллекторных и двух одноколлекторных п-р-п-транзисторах , что приводит к уменьшению площади чейки по сравнению с прототипом . Кроме того, в известной чейке пам ти используетс парафазна , а в предлагаемой чейке пам ти - однофазна передача информации между разр дами , что приводит к сокращению площади , занимаемой металлическими шинами . Указанные факторы обеспечивают уменьшение площади, занимаемой предлагаемой чейкой, на 30-50% по сравнению с известной. Использование в известной чейке пам ти четырех двухколлекторных п-р-п -транзисторов, кроме увеличени площ ди чейки, приводит к снижению ее быстродействи за счет дополнительных задержек включени в этих транзисторах по второму коллектору. Сокращение числа коллекторов в двух п-р-п-транзисторах приводит к исключению в них указанных задержек, чем и обусловлено повышение быстродействи предлагаемой чейки в среднем в 2 раза по сравнению с известной. 6 Формула изобретени Ячейка пам ти дл регистра сдвига содержаща первый и второй двухколлекторные п-р-п-тронзисторы, эмиттеры которых соединены с шиной нулевого потенциала, первьш и второй двухколлекторные р-п-р-транзисторы, эмиттеры которых соединены соответственно с первой и второй шинами питани , базы первого и второго двухколлекторных р-п-р-транзисторов подключены к шине нулевого потенциала, база первого двухколлекторного п-р-п-транзистора соединена со входом чейки пам ти и с первым коллектором первого двухколлекторного р-п-р-транзистора, второй коллектор которого соединен с первым коллектором первого двухколлекторного п-р-п-транзистора, второй коллектор которого соединен с базой второго двухколлекторного п-р-п-транзистора и с первым коллектором второго двухколлекторного р-п-р-транзгистора, первый коллектор второго двухколлекторного п-р-п-транзистора соединен с выходом чейки пам ти, отличающа с тем, что, с целью повышени степени интеграции чейки пам ти и ее быстродействи , в нее введены первый и второй п-р-п-транзисто1 4, эмиттеры которых соединены с шиной нулевого потенциала, база первого п-р-п- -транзистора подключена ко второму коллектору второго двyxкo шeктopнoгo р-п-р-транзистора, ко второму коллектору второго двухколлекторного п-р-п-транзистора и коллектору второго п-р-п-транзистора, база которого соединена с первым коллектором первого двухколлекторного п-р-п-транзистора, коллектор первого п-р-п-транзистора соединен с базой второго двухколлекторного п-р-п-транзистора. Источники информации, прин тые во внимание при экспертизе 1.Патент Франции № 2131960, ;кл. G 11 С 19/00, 1972.