(54) ДОЛГОВРЕМЕННОЕ ЗАПОМИНАЮЩЕЕ УСТРСЙСТВО(54) LONG-TERM RECORDING DEVICE
Изобретение огносигс к вычислйгельной технике, в часгносги к долговременным запоминающим устройствам (ДЗУ) на интеграпьньк запоминающих микросхемах (ЗМ) словарного типа с электрИческЫ1 перезаписью информации. Известно долговременное запоминающее устройство на интегральных запоминающих мшфосхемах, которое содержит накопитель состо щий из секций, кажда секци которого хранит слово и при считывании и записи одновременно выбираютс слова иа разных секций ij. Недостатком такого устройства вл егс большое количество оборудовани в раз р дной части блока пам ти и возникновение многократной ошибки. Наиболее близким по технической сушноств к предлагаемому вл етс устрсйст- во, содержащее накопитель, один вход которого соединен с соответствующими выходами первого дешифратсфа, входы кота рого соединены с первыми выходами адресного регистра, другие входы накопитеЛЯ подключены к соответствующим вькодам ра лных формирователей, входы которых соединены с соответствующими выходами входных регистров, а выходы нако пител подключены к соответствующим входам усилителей считыванк , вторсА дешифратор , вхошы когсрого соединены со вторыми выходами афесного регистра, вы ходной регистр, выходы которого соединены с выходными щш1ам11, входные щины. Недостатсж известного устройства возникновение многократных ошибок прв использовании в качестве элементе пам ти многораар даых ЗМ caioi apHoro тепа, что проводит к большой избыточности в контрольных разр дах, а это снижает надежность устройства. Цель изобретени - аовыщение надежности устрсЛства. путем уменьшени кратности возникающих ошибок. Указанна цель достигаетс тем, что известное долговременное запоминающее устройство, содержащее накопитель, на mw тегральных микросхемах, одни входы которых cocflmieHH с соотвегсгвующими вькодами первого дешифратора, входы когсрого СООДИ11ОНЫ с первыми выходами адресного porvjcrpa, другие входы интегральных микросхем подключены к соответствующим вы ходам разр дньк формирователей, входы которых соединены с соответствующими выходами входных регистров, а выходы интегральных; микросхем подключены к со отоетствующим входам усилителей считывани , второй дешифратор, входы которого соединены со вторыми выходами адресного регистра, выходной регистр, выходы которого соединены с выходными шинами, входные шины, содержит мультиплексор и селектор, при этом орлк входы мультиплексора соединены с входными шинами устройства, а другие - с соответствующими первыми выходами второго дешифратора , вторые выходы которого подключены к соответствующим первым входам селектора , вторые входы которого соединены с соответствуюшими вььходами усилителей считывани , а выходы - с соответствующи ми входами вьисодного регистра, выходы мультиплексора подключены к соответству ющим входам входных регистров. На чертеже представлена блок-схема предлагаемого долговременного запоминающего устройства (ДЗУ). ДЗУ содержит накопитель 1, первьШ дешифратор 2, адресньй регистр 3, второй дешифратор 4, мультиплексор 5, селектор 6, выходной регистр 7, выходные шины 8, усилители, 9, входные шины 10, входные регистры 11, разр дные формировате-ли 12. Устройство работает следующим образом . В режиме записи информации в адресный регистр 3 поступает код адреса слов куда необходимо записать информацию. Первый дешифратор 2 выбирает сегмент пам ти из N слов, в которые будут производить запись. По входным разр дным шинам 10 поступают последовательно раз р ды N слов на вход мультиплексора 5. С помощью второго дешифратора 4 N сло через мультиплексор записьшаютс в соогвегсгвующие N входные регистры 11. С выходов входных регистров 11 код чисел поступает через N формирователей 12 разр дных на разр дные входы N слов накопител 1. При этом запись производитс следующим образом. Если ЗМ имеет М разр дов и N И , то в пер- 55 вый разр д ЗМ записьшаетс первый разр д 1-го числа, во втqэoй разр д - первый разр д 2-аго числа,..., в М-ый разр дThe invention of ognosigs for computing technology, in the case of long-term storage devices (DZU) on integrated memory storage circuits (ZM) of the dictionary type with electronic information rewriting. A long-term memory device on integral memory circuits is known, which contains a drive consisting of sections, each section of which stores a word and, when reading and writing, words of different sections ij are simultaneously selected. The disadvantage of such a device is the large amount of hardware in the back of the memory block and the occurrence of multiple errors. The closest in technical equipment to the present invention is a device containing a drive, one input of which is connected to the corresponding outputs of the first decoder, the inputs of which are connected to the first outputs of the address register, the other inputs of the storage device are connected to the corresponding codes of the parallel drivers, the inputs of which are connected with the corresponding outputs of the input registers, and the outputs of the power supply are connected to the corresponding inputs of the amplifiers, the readout bank, the second A decoder, and the coils are connected to the second output outputs of the register of affiliates, the output register, the outputs of which are connected to the output sch11am11, input wages. The disadvantage of the known device is the occurrence of multiple errors when used as a memory element of multiraa dyyMM caioi apHoro tepa, which leads to high redundancy in control bits, and this reduces the reliability of the device. The purpose of the invention is to increase the reliability of the device. by reducing the multiplicity of errors. This goal is achieved by the fact that the well-known long-term memory device containing a drive, on mw integrated circuits, is one input of which is coclindieHH with the corresponding codes of the first decoder, the inputs of a common SOE 11ONY with the first outputs of the address porvjcrpa, the other inputs are the input of a co-ordinate SOUID11ON with the first outputs of the address porvjcrpa, the other inputs are the inputs of a co-ordinate SOUID11ON with the first outputs of the address porvjcrpa, the other inputs are the inputs of a co-ordinate SOUID11ON with the first outputs of the address porvjcrpa, the other inputs are the inputs of a co-ordinate SOUDI 11ON with the first outputs of the address porvjcrpa, the other inputs are the inputs of a co-ordinate SOUDI 11ON with the first outputs of the address porvjcrpa, and the other inputs of the co-ordinate SOUDI 11ON with the first outputs of the address porvjcrpa; whose inputs are connected to the corresponding outputs of the input registers, and the outputs of the integral; the microcircuits are connected to the corresponding inputs of the read amplifiers, the second decoder whose inputs are connected to the second outputs of the address register, the output register whose outputs are connected to the output buses, the input buses contains a multiplexer and a selector, while the multiplexer inputs are connected to the device's input buses, and others with the corresponding first outputs of the second decoder, the second outputs of which are connected to the corresponding first inputs of the selector, the second inputs of which are connected to the corresponding vhodami and sense amplifiers, and the outputs - to suitable inputs E visodnogo register multiplexer outputs are connected to corresponding inputs yuschim input registers. The drawing shows the block diagram of the proposed long-term storage device (DZU). DZU contains drive 1, first decoder 2, address register 3, second decoder 4, multiplexer 5, selector 6, output register 7, output tires 8, amplifiers, 9, input buses 10, input registers 11, bit formers 12. The device works as follows. In the recording mode information in the address register 3 receives the code address of the words where you want to write information. The first decoder 2 selects a memory segment of N words to write to. The input bit buses 10 receive successive rows of N words to the input of the multiplexer 5. Using the second decoder, 4 N layers through a multiplexer are written to the input registers 11 that match the N registers. From the outputs of the input registers 11, the code of numbers goes through N drivers 12 and 12 the bit inputs are N words of drive 1. In this case, the recording is performed as follows. If 3M has M bits and NI, then the first bit of 3M is recorded for the first bit of the 1st number, for the second bit is the first bit of the 2nd number, ..., for the Mth bit d
первый разр д М-го числа, а это приводит к тому, что в первый адрес ЗМ записьша- югс первые разр ды всех слов, во вгорой адрес ЗМ - вторые разр ды всех слов И так далее. При отказе любой ЗМ ошнбка в М-разр дной ЗМ про вл етс на выходе устройства в одном разр де М слов, что уменьшает разр дность возникающих ошибок до 1-ой кратности, а они легко обнаруживаютс и исправл ютс корректирующими кодами. Если N :М, но (где j и j - целое число), то одна ЗМ содержит не по одному разр ду всех слов, а по К разр дов нескольких слов, что также в несколько раз уменьшает кратность возникающих ошибок При отказе ЗМ, В режиме считывани выбфки сегмента производитс , как и в режиме записи. Информаци из N слов сегмента накопител поступает на N усилителей 9 считывани , где и усиливаетс .Второй дешифратор 4 через селектор 6 осуществл ет выбелку одного из N слов и выдачу их через регистр 7 в выходные шины 8. Использование предлагаемого изобретени позвол ет одновременно записать несколько слов в ДЗУ, чго приводит к тому , что в каждом слове ЗМ хранитс несколько разр дов различных слов ДЗУ. Причем при отказе ЗМ ошибка про вл етс в одном или нескольких разр дов нескольких слов, и она может быть обнаружена более легкими средствами. Так дл обнаружени 4-х разр дньгх ошибок необходимо около 4-х избыточных разр дов , а дл обнаружени 1-ой достаточно одного разр да. Это равносильно экономии 3-х инфсфмацисжных разр дов . При большой емкости ДЗУ затраты на излишнюю электронику обрамлени значительно перекрываютс стоимостью от экономии информационных разр дов ДЗУ и за счет более простой кодирующей и декодирующей аппаратуры. При использовании предлагаемого изобретени значительно увеличиваетс надежность операции контрол за счет значительного уменьшени объема контрольной информации,.хранимой в пам ти и необходимой дл обнаружени ошибок нужной кратности. Кроме того, предлагаемое изобретение возможно использовать не только при бытовом-хранении информации (например на ферриговых сердечниках, биаксах, ММС, КДО и т.п.), но при интегральном хранении информации - на интегральных .запоминающих микросхемах, что значительио расшир ет область применени устройства .the first bit of the Mth number, and this leads to the fact that in the first address of the PM, the first bits of all words are written, in the upcoming address of the SM, the second bits of all the words, and so on. In the event of failure of any ZM, the error in M-bit ZM appears at the output of the device in one bit of M words, which reduces the size of the errors that occur to 1-fold, and they are easily detected and corrected by correction codes. If N: M, but (where j and j is an integer), then one ZM contains not one word of all words, but K, several word words, which also reduces the number of errors that occur several times. The segment selection reading mode is produced as in the recording mode. Information from the N words of the accumulator segment is sent to the N read amplifiers 9, where it is amplified. The second decoder 4 through the selector 6 selects one of the N words and outputs them through the register 7 to the output buses 8. Using the proposed invention allows several words to be written simultaneously in DZU, which leads to the fact that several words of different DZU words are stored in each word of 3M. Moreover, if a PM fails, the error appears in one or several bits of several words, and it can be detected by easier means. So for the detection of 4 bits of error, about 4 excess bits are needed, and for the detection of the 1st one bit is enough. This is tantamount to saving 3 inflats. With a large DZU capacity, the cost of excessive framing electronics is significantly overlapped by the cost of saving information bits of the DZU and due to simpler encoding and decoding equipment. When using the present invention, the reliability of the control operation is significantly increased due to a significant reduction in the amount of control information stored in the memory and necessary for detecting errors of the necessary frequency rate. In addition, the present invention may be used not only for household storage of information (for example, on ferrig cores, biaxes, MMS, CDW, etc.), but for integral storage of information on integrated memory circuits, which significantly expands the scope of application. devices.