SU857998A1 - Устройство дл синтеза тестов - Google Patents

Description

1

Изобретение относитс  к области автоматического контрол  объектов вычислительной техники и гюжет быть использовано дл  получени  тестов одиночных константнЕЛХ неисправностей.

Известно устройство дл  синтеза тестов, содержащее блок управлени , коммутаторы, инверторы, индикатор тестов. Принцип работы устройства заключаетс  в наборе соответствующих переменных и обработке этой информации с помощью коммутаторрв l.

Недостатком устройства  вл етс  ограниченна  область применени  контроль бесповторных схем.

Наиболее близким по технической сущности к предлагаемому изо.бретению  вл етс  устройство дл  синтеза тестов , содержащее первый и второй регистры , блок управлени , перва  группа выходов которого соединена с группой управл ющих входов блока оперативной пам ти, втора  группа выходов с группой управл ющих входов блока сопр жени , группа выходов которого подключена к группе входов блока индикации 2.

Недостатком устройства  вл етс  его сложность, котора  определ етс  сложностью объекта контрол .

Цель изобретени  - упрощение устройства .

Указанна  цель достигаетс  тем, что устройство содержит анализатор термов, блок контрол  покрытий и модификатор термов, группа управл ющих входов которого подключена к третьей группе выходов блока управлени , перва  группа информационных входов к первой группе выходов первого регистра , втора  группа информационных входов - к первой группе выходов второго регистра, третий информационный вход модификатора термов подключен к

15 первому выходу блока контрол  покрытий , перва  группа выходов - к группе информационных входов блока оперативной пам ти, втора  группа выходов модификатора термов подключенак первой группе входов блока управлени , втора  группа входов и треть  группа выходов которого соединены с второй группой выходов и первой группой входов блока контрол  покрытий

25 соответственно, втора  группа входов блока контрол  покрытий подключена к второй группе выходов, второго регистра , первой группой входов соединенного с группой входоп перрого регистра и группой выходов блока оперативнои пам ти, второй группой входов с группой выходов анализатора термов перва  группа вкодов которого подклю чена к третьей группе входов блока контрол  покрытий и второй группе выходов первого регистра, треть  группа выходов которого подключена к группе информационных входов блока сопр жени , втора  группа входов ана лизатора термов соединена с четвертой группой выходов блока управлени  Кроме того,анализатор термов содержит группу элементов ИЛИ, группы элементов И-и И-НЕ,, первый регистр, группа выходов которого подключена к первым входам элементов И группы,выходы элементов ИЛИ группы соединены соответственно с вторыми входами эле ментов И группы, третьи входы которых и.группа входов .первого регистра  вл ютс  второй группой входов анализатора, перва  группа входов которого подключена к входам элементов ИЛИ группы и к первым входам элементов И-НЕ группы, вторые входы которых подключены к выходам элементов И группы, а выходы  вл ютс  груп пой выходов анализатора. Блок контрол  покрытий содержит первый и второй регистры, первую и вторую группы элементов И, группу , сумматоров по модулю два, дешифратор сумматор, элемент ИЛИ и элемент И, перва  группа входов блока соединена с управл ющими входами элементов И первой и второй группы и группы сумматоров по модулю два, второго регистра и сумматора,втора  группа входов блока контрол  покрытий - с входами первого регистра, треть  группа входов - с входами второго регист ра, первые выходы первого регистра соединены с первыми входами элементов и первой группы и пе; выми входами сумматоров по модулю два группы, вторые выходы - с первыми входами элементов И второй группы и вторыми входсьми сумматоров по модулю два группы, третьи и четвертые входы которых подключены к выходам элементов И первой и второй групп и входб1М сумматора соответственно, выходы сумматора через дешифратор подключены к входам элемента И, выходы сумматоров по модулю два группы подключены к со ответствующим входам элемента ИЛИ, выходы второго регистра соединены соответственно с вторыми входами эле ментов И первой и второй групп. Причем модификатор термов содержит первый и второй регис-ры, первую вторую и третью группы элементов И, элемент ИЛИ, группу элементов ИЛИ, элемент задержки, первую и вторую группы инверторов, группа инверсных выходов первого регистра соединена с первыми ВХОДС1МИ элементов И первой группы, вторыми входами .подключенной к группе выходов второго регистра,вы ходами - к первым входам элементов И второй группы и входам элемента ИЛИ, выход которого через элемент задержки подключен к первым входам элементов И третьей группы, вторые входы которых соответственно соединены с. единичными выходами первого регистра, а выходы - с первой и второй группой выходов модификатора, перва  группа информационных входов которого подключена к выходам второй группы элементов И и входами первой группы элементов ИЛИ, выходы которых соединены с первыми входами первого регистра непосредственно и через первую группу инверторов - с вторыми входами первого регистра, втора  группа информационных входов модификатора подключена через вторую группу инверторов к вторым входам второй группы элементов И. На фиг. 1 представлена блок-схема устройства; на фиг. 2, 3 и 4 - схеivDbj анализатора термов, блока контрол  покрытий и модификатора термов соответственно . Устройство содержит блок 1 оперативной пам ти, первый 2 и второй 3 регистры, анализатор 4 термов, блок 5 управлени , модификатор 6 термов, блок 7 сопр жени , блок 8 индикации, блок 9 контрол  покрытий (фиг. 1). Анализатор термов включает группу элементов ИЛИ 10, группу элементов И 11 и И-НЕ 12, первый регистр 13 (фиг. 2). Блок контрол  покрытий содержит первый 14 и второй 15 регистры, первую 16 и вторую 17 группы элементов И, группу сумматоров 18 по модулю два, сумматор 19, дешифратор 20,элементы ИЛИ 21 и И 22 (фиг. 3). Модификатор термов содержит первый 23 и второй 24 регистры, первую 25, вторую 26 и третью 27 группы элементов И, элемент ИЛИ 28, группу элементов ИЛИ 29, элемент 30 задержки, первую 31 и вторую 32 группы инверторов (фиг. 4). Устройство работает следующим образом . В блок 1 вводитс  информаци  об объекте контрол  в виде ДНФ. По сигналу Пуск, подаваемому в блок 5, последний разрешает считывание из блока 1 nepBOio терма в регистр 2.Далее командой блока 5 разрешаетс  работа блока 4, функцией которого  вл етс  определение наличи  в очередном терме исследуемой переменной (предположим х) и инвертирование ее. Пусть переменна  Х кодированна  1,0 (инверсна  переменна  0,1), прс- тупает на один из элементов ИЛИ группы 10, в то же врем  с блока 4 поступает стробирующий сигнал на соответствующий элемент И группы 11, куда так же приходит разрешение от блока 5. В случае наличи  переменной на

выходе элемента И группы 11 возникает выходной единичный сигнал, которы поступает одновременно на два элемента И-НЕ группы 12 дл  инвертировани  найденной переменной. Если в первом терме переменна  Х имеетс , из блока 4 этот терм с инвертированной перё-менной Х переписываетс  в регистр 3 . Если же переменна  первом терме отсутствует, то выходмьви сигналом блока 4 разрешаетс  формирование сигнала блока 5, который подает сигнал на считывание из блока 1 следующего терма.

Следующей командой блока 5 разрешаетс  работа блока 9, функцией KO-JOрого  вл етс  определение покрыти , терма, находтцегос  в регистре 2, термом, наход щимс  в регистре 3. Из регистра 2 терм приходит на регистр 15 сдвига и одновременно терм приходит из регистра 3 на регистр 14 Казеда  переменна  двум  выходами с регистров поступает на группы элементов И 16 и 17.

Сюда же приходит сигнаьл от блока 5, который поступает тгис же на группу сумматоров 18 по модугао два,где происходит сравнение выходных сигналов группы 16 и 17 с сигналами с выхода регистра 14. Если значение на выходе сумматора равно О, можно утверждать , что терм регистра 14 покрывает терм регистра 15.Если же значение на выходе сумматора равно 1, из блока управлени  поступает сигнал на регистр 15 и происходит его сдвиг влево на один разр д. Дальше по разрешающему сигналу от блока 5 управлени , поступги цему на элемент И группы 17 и на сумматор 19, происходит сравнение переменных регистра 15 с переменными регистра 14 и засылка реэультата сравнени  в сумматор 19.Затем по сигналу из блока 5, поступающему на регистр 15, происходит сдвиг соде жимого регистра на два разр да.

По следующему сигналу от блока 5, поступающему на сукматор 19, происходит сравнение терма регистра 14 со сдвинутым термом регистра 15 и сложение с содержимым сумхатора 19. Если после этого цикла содержимое суглматора 19 не равно О, можно утверждать , что терм регистра 14 не покрывает терм регистра 16. Если на в ходе эп&лента К 22 единица, необходимо перейти к модификации термов.

- По сн в все ТЕМ варианта конкретными пртксерами..

Вариант покрыти : в регистре 3 . Убрт , в регистр 2 - терм xlMiO... х т.е. в терме регистра 2 содержатс  всё перс( терма регистра 3.

Вариант непокрыти : в регистре 3терм X11QX3, в регистре 2 - терм X ... XV т.е. в термгис содержатс  взгшмоинверсна  переменна  .х1.

Вариант модификации: в регистре 3,- термМХ2ХЗ, в регистре 2 - терм Х.1ХЗ. .. Ху т.е. в терме регистра 2 отсутствует одна или несколько переменных , наход щихс  в терме регистра 3 .

Работа устройства дл  каждого из трех указанных вариантов.

Если терм регистра 2 покрываетс  термом регистра 3, сигналом блока 5 из блока 1 в регистр 2 считываетс 

O следующий терм, который подвергаетс  анализу на наличие исследуемой переменной , и, если о а в этом терме присутствует , сигналом б/:эка 15 из блока 1 на регистр 3 вновь считываетс 

5 первый терм. Этот терм анализируетс  на наличие исследуемой переменной в блоке.4. Если исследуема  перюменил  при этом терме присутствует,она инвертируетс , и терм с инвертированной переменной вновь поступает на ре0 гистр 3. Далее терм регистров 2 и 3, как указывалось, вновь поступает в блок 9.

Если имеет место вариант непокрыти , сигналом блока 5 в регистр 3 из

5 блока 1 считываетс  следующий терм. Далее этот терм анализируетс  на наличие исследуемой переменной и т.д.

В случае необходимости модификации устройство работает следующим об разом.

Из блока 9 в блок 6 подаетс  сигнал на разрешение модификации. Терм, который нужно модифицировать, поступает из регистра 2 на элементы ИЛИ группы

5 29. Модифицирующий терм поступает из регистра 3 на инверторы группы 32. В случае отсутстви  переменной в терме, поступающем из регистра 2 и наличии этой же переменной в терме,

0 приход щем из регистра 3, .la выходе элемента И группы 25 образуетс  сигнал , управл ющий элементом ИЛИ 29, выходной сигнал которого через элемент 30 поступает на группу элементов И 27. Кроме того, этот сигнал

5 поступает на входы элементов И группы 26, куда приход т сигналы j выхода инверторов 32, определ ющие наличие переменных в терме регистра 3. В случае совпадени  сигналов с элемен0 тов И группы 26, сигнал поступает на входы элементов группы 29 и снимаетс  с выходов регистра 23 и в случае совпадени  навыходе элементов И группы 27, образуетс  на выходе блока

5 6 промодифицированный терм, который заноситс  в блок 1. Прюцесс модификации заключаетс  в добавлении к терму регистра 2 ведостакмцих переменных из терма регистра 3 в инвертированном виде. Причем за один такт модификаO ции добавл етс  только одна инвертированна  переменна . Промодифицированный терм затем записываетс  вблок 1. Информаци  о количестве промодифицированных термом переноситс 

Claims (4)

1. 5 из блока б в блок 5. По окончании мо дификации первый из промодифицирован ных термов из блока 1 считываетс  в регистр 2. При этом в регистр 3 считываетс  терм, следующий за модифици рующим. После этого терм регистра 3 анализируетс  на наличие исследуемой переменной, в случае наличи  перемен на  инвертируетс , и вновь определ ,етс  покрытие терма регистра 2 термом регистра 3. Работа с промодифицированными тер мами заканчиваетс  по сигналу блока 5, свидетельствующему о том, что все промодифицированные термы исследованы , после чего из блока 1 в регистр 2 считываетс  следующий терм. По окончании анализа последнего терма, считываемого из оегистра 3 по последней модификации, из блока 15 подаетс  сигнал на блок 7 и терм,за писанный в регистре 2,  вл ющийс  тестом, выводитс  из устройства на индикатор 8. . Аналогичным образом синтезируютс тесты и по всем другим переменным. В результате на индикатор последова тельно во времени вывод тс  тесты. Предлагаемое устройство существе но троще в технической реализации,че известное, так как представл ет собо один специализированный процессор с одним запоминающим устройством. Это обусловливает и более высокую надеж ность работы. Формула изобретени  . 1. Устройство дл  синтеза тестов содержащее первый и второй регистры , блок управлени , перва  группа выходов которого соединена с группой управл ющих входов блока оперативной пам ти, втора  группа выходов - с группой управл ющих входов блока со пр жени , группа выходов которого подключена к группе входов блока ин дикации, отличающеес  тем, что, с целью упрощени  устройст ва, оно содержит анализатор термов, блок контрол  покрытий и модификатор термов, группа управл ющих входов которого подключена к третьей группе выходов блока управлени ,перва  группа информационных входов к первой группе выходов первого реги стра, втора  группа информационных входов - к первой группе выходов вто рого регистра, третий информационный вход модификатора термов подключен к первому выходу блока контрол  покрытий , Лерва  группа выходов - к группе информационных входов блока оперативной пам ти, втора  группа выходов модификатора термов подк/ноче на к первой группе входов блока уп .равлени , втора  группа входов и треть  группа выходов которого соеди йены с второй группой выходов и первой группой входов блока контрол  покрытий соответственно, втора  группа входов блока контрол  покрытий подключена к второй группе выходов второго регистра, первой группой входов соединенного с группой входов первого регистра и группой выходов блока оперативной пам ти, второй группой входов - с группой выходов анализатора термов, перва  группа входов которого подключена к третьей группе входов блока контрол  покрытий и второй группе выходов первого регистра, треть  группа выходов которого подключена к группе информационных входов блока сопр жени , втора  группа входов анализатора термов соединена с четвертой группой выходов блока управлени .
2. 2.Устройство по п. 1, отличающеес  тем, что анализатор термов содержит группу элементов ИЛИ, группы злементов и и И-НЕ, первьда регистр, группа выходов которого подключена к первым входам элементов И группы,выходы элементов ИЛИ группы соединены соответственно с вторыми входами элементов И группы, третьи входы которых и группа входов первого регистра  вл ютс  второй группой входов анализатора, перва  группа входов которого подключена к входам элементов ИЛИ группы и к первым входам элементов И-НЕ группы, вторые входы которых подключены к выходам элементов И группы, а выходы  вл ютс  группой выходов анализатора.
3. 3.Устройство по п. 1, отличающеес  тем, что блок контрол  покрытий содержит первый и второй регистры, первую и вторую группы элементов И, группу сумматоров по модулю два, дешифратор, сумматор, элемент ИЛИ и элемент И, перва  группа входов блока соединена с управл ющими входами элементов И первой и второй группы и группы сумматоров по модулю два, второго регистра и сумматора , втора  группа входов блока контрол  покрытий - с входами первого регистр а , треть  группа входов - с входами второго регистра, первые выходы nepBorf регистра соединены с первыми входами элементов И первой группы и первыми входами сумматоров по модулю два группы, вторые выходы с первьлми входами элементов И второй группы и вторьвиис входами сумматоров по модулю два группы, третьи и четвертыё входы которых подключены к выходам элементов И первой и второй групп и входам сумматора соответственно , выходы сумматора через дешифратор подключены к входам элемента И, выходы сумматоров по модулю два группы подключены к соответствующим входам элементов ИЛИ,выходы второго регистра соединены соответственно

   с вторыми входами элементов И первой и второй rpyriii.

   4. Устройство по п. 1, отлич ающеес  тем, что модификатор термов содержит- первый и второй регистры, первую, вторую и третью группы элементов И, элемент ИЛИ, группу элементов ИЛИ, элемент задержки , первую и вторую группы инверторов , группа инзерсных выходов первого регистра соединена с первыми входами элементов И первой группы,вторыми входами подключенной к группе выходов вторюго регистра, выходами к первым входам элементов И второй группы и входам элемента ИЛИ, выход которого через элемент задержки подключен к первым входам элементов И третьей группы, вторые входы которых
4. соответственно соединены с единичными выходами первого регистра, а выходы - с первой и второй группой выводов модификатора, перва  группа информационных входов которого подключена к выходам второй группы элементов И и входам первой группы элег.ене тов ИЛИ, ВЫХОДЫ которых соединены с первыми входами первого регистра непосредственно и через первую группу инзерторов - с вторыми входами первого регистра, втора  Jrpynna информационных входов модификатора подключена через вторую группу инверторов к вторым входам второй группы элементов И.

   Источники инфор1.ации, прин тые во внимание при экспертизе

   5

   1.Авторское свидетельство СССР № 570897, кл. G Об F 11/00, 1976.

   2.Авторское свидетельство СССР № 52418, кл. G 06 F 11/00, 1976 (прототип).

   Фиг. 1

   Фиг.2