SU369567A1 - УСТРОЙСТВО дл ОБНАРУЖЕНИЯ И ИСПРАВЛЕНИЯ ОШИБОК В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ - Google Patents

Description

I

Устройство относитс  к области автоматики и вычислительной техники.

Известны устройства дл  обнаружени  и исправлени  ошнбок в системе остаточных классов, содержандее подключенные ко входным шинам опер.ациопный и запоминающий регистры с   выходами, дешифраторы, блоки пам ти констант нулевизации и ошибок, сумматор, переключатели, вентили и ключи.

Общим недостатком известных устройств  вл етс  высока  структурна  сложность и относительно низкое быстродействие. Предложенное устройство отличаетс  тем, что в нем г-ый и (л-г+1)-ый выходы операционного регистра попарно подключены ко входам соответствующих дешифраторов, выходы которых через последовательно включенные переключатели соединены со входными шинами блоки пам ти констант нулевизации, а выходы операционного регистра через дешифратор и подключенные к последнему переключателю вентили подсоединены к блоку пам ти констант ошибок. Выходы операционного регистра и блока пам ти констант нулевизации и констант ошибок непосредственно, а выходы запоминающего регистра через присоединенные к последнему переключателю входные цептилн подключены ко входам сумматора , выходы которого через вентили запрета соединены со входами операционного

регистра и через выходные ключи подключены к выходным шинам устройства.

Это позволило упростить схему и повысить быстродействие устройства.

На чертеже приведена схема зстройства. Устройство состоит из операционного регистра /, содерл ащего  чейки дл  хранени  остатков по рабочим и контрольному основанию и предназначенного дл  запоминани 

контролируемого числа и результатов промежуточных вычислений запоминающего регистра 2, содержащего  чейки дл  запоминани  остатков контролируемого числа по рабочим и контрольному основани м и хранени  их в

течение времени обнаружени  ошибки. Входы операционного и запоминающего регистров подключены ко входным шннам 3 устройства обнаружени  и исправлени  ошибки, а выходы г-ой и (п-/+1)-ой  чеек операционного регистра соединены попарно со входами дещифраторов 4. Если количество  чеек нечетное, то ко входам последнего из дешифраторов 4 подключены выходы одной, средней из    чеек дл  остатков по рабочи м основани м . Выходы ( +1)-ой  чейки операционного регистра /, в которую заноситс  остаток числа по контрольному основанию, подключены ко входам дешифратора 5. Выходы дешифраторов 4 через взакмосв занные последовательно упр вл юпше один 3 другим переключатели 6 соединены со входами блока пам ти 7 констант нулевизации. Эти константы предназначены дл  нулевизации контролируемого числа. Выходы дешифратора 5 через управл емые последним из иереключателей 6 вентили 8 подключены ко входам блока пам ти 9 констант ошибок, вычитание которых из контролируемого числа устран ет ошибку в контролируемом числе. Кроме этого, ВЫХОДЫ  чеек операциовдного регистра / и выходы блоков пам ти 7 и 9 непосредственно , а выходы  чеек запоминающего регистра 2 через управл емые последним из переключателей 6 входные вентили 10, соединены со входами сумматора /ДБ котором осуществл етс  нулевизаци  контролируемого числа. В этом же сумматоре // осуш,ествл етс  исправление ошибки путем вычитани  из контролируемого числа констант ошибок. Выходы сумматора 11 через управл емые последним из переключателей 6 вентели запрета 12 соединены со входами операционного регистра / дл  занесени  в него промежуточных результатов при нулевизации контролируемого числа. Кроме того, выходы сумматора // через управл емые входными вентил ми 10 выходные ключи 13 подключены к выходным шинам М устройства обнаружени  и испр авлени  ошибок дл  выдачи исправленного числа. Работа предлагаемого устройства обнаружени  и исправлени  ошибок осуществл етс  следующим образом. На входные шины сЗ устройства о-бнаружеии  и исправлени  ошибок подаетс  контролируемое число, которое одновременно записываетс  в ОПерационный / и запоминающий 2 регистры. В начальном состо нии последовательно управл юище один другим переключатели 6, за исключением первого, наход тс  в запертом состо нии. В запертом состо нии наход тс  также вентили 8, входные вентили 10 и выходные ключи 13 сумматора 11. По первому рабочему такту сигналы с выходов всех  чеек операционного регистра / подаютс  на соответствующие входы дещифраторов 4 и 5. Одновременно контролируемое число с выходов Операционного регистра / заноситс  в сумматор 11, затем производитс  одновременный опрос дешифраторов 4, начина  с первого. (Первым из дешифраторов 4 будем называть дешифратор 4, входы которого соединены с выходами 1-ой и «-ой рабочих  чеек операционного регистра 1, вторым - дешифратор, входы которого соединены с выходами 2-Ой и (п-1)-ой рабочих  чеек операционного регистра / и т. д. Последний из дещифраторов 4 при четном числе рабочих  чеек регистра / соединен по входам с выходамиой и (-|-1)-ой рабочих  чеек региЛ4 стра 1, а при нечетном числе, рабочих  чеек операционного регистра / соединен .по вхо+ 1)-ой рабочей  чейдам с выходами (ки регистра /). Если в 1-ой и /г-ой рабочих  чейках регистра / записаны ненулевые остатки, то при анализе выходного сигнала первого из дешифраторов 4 этот сигнал через св занный с первым дешифратором 4 открытый первый из переключателей 6 поступит на вход блока пам ти 7 констант нулевизации и выберет оттуда соответствующую константу .нулевизации . Эта константа поступает в сумматор //, где вычитаетс  из занесенного туда ранее контролируемого числа. Константа подобрана таким образом, что при ее вычитании из контролируемого числа в остатках но 1-му и  -му рабочим основани м образуютс  нули. Полученное после первого цикла пулевизации число с выхода сумматора // через открытые вентили запрета 12 заноситс  в предварительно очищенный операционный регистр /, с выходов которого iB следующем такте частично нулевизированное число снова поступает на входы дешифраторов 4, 5 и в сумматор //. После этого оп ть производитс  опрос дешифраторов 4 и последовательный анализ выходных сигналов дешифраторов 4. В св зи с тем, что после первого цикла нулевизации в 1-ой и  -ой рабочих  чейках регистра 1 записаны нули, на выходе первого из дешифраторов 4 присутствует нулевой сигнал, который не проходит на вход блока пам ти 7, а через управл ющий выход первого из переключателей 6 открывает второй из переключателей 6. Если во 2-ой и (п-1)-ой рабочих  чейках регистра / записаны ненулевые остатки по 2-му и (п-1)-му рабочим основани м, то ненулевой сигнал с соответствующего выхода второго из дещиф-. раторов 4 и св занный с ним открытый переключатель 6 поступает в блок пам ти 7 констант нулевизации, откуда выбирает соответствующую константу нулевизации. Выбранна  константа поступает в сумматор // и вычитаетс  из занесенного туда ранее числа полученного после первого цикла нулевизации . Констаита подобрана таким образом, что при -ее вычитании из частич1но нулевизированного ;в Первом цикле .нулевизации контролируемого числа В остатках чпо ,2-му и (п-1)-му фабочим основани м образуютс  нули, а также сохра.н ютс  нули в остатках по 1-му и га-му рабочим основани м. Полученное после второго цикла «улевизациИ число с выхода сумматора // через открытые вентили запрета 12 занос тс  в предварительно очищенный операционный регистр 1, с выходов которого в очередном такте дважды частично нулевизированное число снова поступает на входы дешифраторов 4 и 5 и в сумматор //. Процесс нулевизации по-, втор етс  аналогичным образом до тех пор,, пока во всех остатках по рабочим основани м не окажутс  нули. При этом все пере-, ключатели 6 окажутс  открытыми, и сигнал

с управл ющего выхода последнего из переключателей 6 открывает вентили 8, входные вентили 10 сумматора 11 rf запирает вентили запрета 12.

В следующем за этим цикле работы устройства вы вл етс  правильность числа или наличие в нем ошибки, т. е. необходимость коррекции. Перва  операци  этого циkлa заключаетс  в занесении в сумматор // через открытые входные вентили 10 контролируемого числа из запоми нающего регистра 2. Одновременно сигналом с выхода входных вентилей 10 открываютс  выходные ключи 13.

Следующа  операци  заключаетс  в анализе содержимого  чейки остатков по контрольному основанию регистра /. Дл  этого подаютс  импульсы опроса на дешифраторы. При этом, если на выходе дешифратора 5 сигнал по вл етс  на нулевой шине, что имеет место при наличии нул  в  чейке по контрольному основанию регистра /, то это  вл етс  признаком отсутстви  ошибок в контролируемом числе. Если же на выходе дешифратора 5 по витс  ненулевой сигнал, что свидетельствует о наличии ошибки в контролируемом числе, то этот сигнал через открытые вентили 8 поступает на вход блока пам ти 9 констант ошибок, где по этому сигналу выбираетс  соответствующа  константа. Эта константа подаетс  в сумматор // и вычитаетс  из занесенного туда ранее из регистра 2 контролируемого числа. Константа подобран а таким образом, что при ее вычитании из контролируемого числа имевша  место ошибка в числе устран етс . Исправленное число через открытые выходные ключи 13 поступает на выходные шины 14 устройства обнаружени  и исправлени  ошибоК. Если в,

контролируемом числе ошибки отсутствовали , то никака  константа из блока пам ти 9 не выбираетс  и не вычитаетс  из контролируемого числа. Контролируемое число, не содержащее ошибок, с выхода сумматора // через выходные ключи 13 поступает на выходные шины 14 устройства обнаружени  и исправлени  ошибок.

Предмет изобретени 

Устройство дл  обнаружени  и исправлени  ошибок в системе остаточных классов, содержащее подключенные ко входным шинам операционный и запоминающий регистры с п выходами, дешифраторы, блоки пам ти констант нулевизации и ошибок, сумматор , переключатели, вентили и ключи, отличающеес  тем, что, с целью повышени  быстродействи  и упрощени  устройства, в нем t-ый и (п-/-fl)-bm выходы операционного регистра подключены ко входам соответствующих дешифраторов, выходы которых через последовательно включенные переключатели соединены со входными шинами блока пам ти констант нулевизации, а выходы операционного регистра через дешифратор и подключенные к последнему переключателю вентили подсоединены к блоку пам ти констант ошибок; выходы рацион кого регистра и блока пам ти констант нулевизации и констант ошибок непосредственно, а. выходы запоминаюшего регистра через присоединенные к последнему переключателю входные вентили подключены ко входам сумматора, выходы которого через вентили запрета соединены со входами операционного регистра и через выходные ключи подключены .к выходным щинам уст|ройства.

ij:aj.

да

,f«

Л