Claims (2)
Предположим, что необходимо привети к минимальной форме 1-код Фибоначчи числа 8, представл емого следующим образом: Вес разр да Номер блока 1,6 1,5 1,4 1,3 1,2 1, свертки 1-код Фибоначчи числа 8предлагаемом устройстве это происходит в два этапа. На первом этапе - этапе подготовки - осуществл ет с формирование сигна лов выделени ситуаций дл выполнени операций свертки. Эти сигналы формируютс по цеп м сквозного пере . носа, но при этом свертка не производитс .. На втором этапе, при поступлении единичного сигнала на управл ющие входы 6 всех блоков 1 свертки, происходит формирование сигналов, поступающих на счетные входы триггеров 9блоков 1 свертки разр дов, подлежащих свертке. С установлением триггеров 9 в соответствующие состо ни на инверсном выходе триггера 9 блока 1,2; свертки возникает единичный сигнал, который через первый эле мент ИЛИ 14 блока 1,2 свертки поступает на первый вход второго элемента И 11 блока 1,2 свертки, на второй вход которого поступает единичный сигнал со второго выхода блока 1,1 свертки, а на третьем входе находитс посто нно единичный сигнал На выходе второго элемента И 11 блока 1,2 ,свертки по вл етс единичный сигнал, который поступает на вход первого элемента НЕ 17, блока 1,2 свертки, на первый вход третьего элемента И 12 блока 1,2 свертки,на первый вход четвертого элемента И 1 блока 1,1свертки и через второй элемент ИЛИ 15 блока 1,4 свертки - на второй вход второго элемента И 1 блока 1,4 свертки, на третий вход которого поступает единичный сигнал со второго выхода блока 1,3 свертки а на первый вход поступает через элемент ИЛИ 14, блока 1,4 свертки единичный сигнал с инверсного выхода триггера 9 блока 1,4 свертки. Нулевой сигнал с выхода первого элемента НЕ 17 блока 1,2 свертки поступает на первый вход первого элементаИ 10 блока 1,2 свертки, запреща по влени единичного сигнала на выходе этого элемента. На выходе второго И 11 блока 1,4 свертки по вл етс единичный сигнал, который поступает на вход первого ,элемента НЕ 17блока 1,4 свертки, на первый вход третьего элемента И 12 бло.ка 1,4 свертки, на первый вход четвертого элемента И 1 блока 1,3 свертки, на второй вхОд первого элемента И 10 блока 1,2 свер ки, на вход второго элемента НЕ 18 блока 1,2 свертки и через второй элемент ИЛИ 15 блока 1,6 свертки на второй вход второго элемента И 11 блока 1,6 двертки, на третий вход которого поступает единичный сигнал со второго выхода блока 1,5 свертки, а на первый вход поступает черезэлемент ИЛИ 14 блока 1,6 свертки единичный сигнал с инверсного выхода триггера 9 блока 1,6 свертки. Нулевой сигнал с выхода первого элемента НЕ 17 блока 1,4 свертки поступает на первый вход первого элемента И 10 1,4 свертки,запреща по влени единичного сигнала на выходе этого элемента. Нулевой сигнал с выхода второго элемента НЕ 18 блока 1,2 свертки поступает на третий вход третьего элемента И 12 блока 1,2 свертки, запреща по вление единичного сигнала на выходе этого элемента . На выходе второго элемента И 11 блока 1,6 свертки по вл етс единичный сигнал, который поступает на вход первого элемента НЕ 17 блока 1,6 свертки, на первый вход третьего элемента И 12 блока 1,6 свертки, на первый 1вход четвертого элемента И 13 блока 1,5 свертки, на третий вход первого элемента И 10 блока 1,2 свертки и на вход второго элемента НЕ 18 блока 1,2 свертки. Нулевой сигнал с выхода первого элемента НЕ 17 блока 1,6 свертки поступает на первый вход первого элемента И 10 блока 1,6 свертки, запреща по вление на его выходе единичного сигнала. Нулевой сигнсШ с выхода второго элемента НЕ 18 блока 1,4 свертки поступает на третий вход третьего элемента И12 блока 1,4 , запреща по вление единичного сигнгша на его выходе. Таким образом, единичные сигналы по вл ютс на первых .выходах блоков 1, 2; 1,4; 1,6 свертки, на третьих входах первых элементов И 10 блоков 1,2; 1,4 свертки, на первых входах первых элементов И 10 блоков 1,1; 1,3; 1,5 свертки, на первых входах третьих элементов И 12 блоков 1,2; 1,4; 1,6 свертки, на третьих входах третьих элементов И 12 блоков 1,1; 1,3; 1,5; 1,6 свертки, на первых входах четвертых.элементов И 13 блоков 1,1; 1,3; 1,5 свертки. Нулевые сигналы по вл ютс на первых выходах блоков 1,1; 1, 3; 1,5;на третьих входахпервых элементов И 10 блоков 1,1 1,3; 1,5 свертки, на первых входах первых элементов И 10 блоков. 1,2; 1,4; 1,6 свертки, на первых входах третьих элементов И 12 &локов 1,1; 1,3 свертки, на третьих входах третьих элементов И 12 блоков 1,2; 1,4; 1,6 свертки,на первых входах Ч1етвертых элементов И 13 блоков 1,2 и 1,4, запреща по вление единичных сигналов на выходах первого элемента И 10 третьего элемента И 12 блока 1,1 свертки; первого элемента И 10, третьего элемента И 12, четвертого элемента И 13 блока 1,2 свертки; первого элемента И 10, третьего элемента И 12 блока 1,3 свертки; первого элемента И 10, третьего элемента И четвертого элемента И 13 блока 1,4 свертки; первого элемента И 10, тре тьего элемента И 12 блока 1,5 сверт ки; третьего элемента И 12,четвертог элемента И 13 блока 1,6 свертки. ПРИ поступлении единичного сигна на управл ющие входы б блоков 1,1; 1,2; 1,3; 1,4; 1,5; 1,6 свертки воз никают единичные сигналы на выходах четвертых элементов И 13 блоков 1,1 1,3; 1,5 свертки и на выходе третье элемента И 12 блока 1,6 свертки, ко торые через третьи элементы ИЛИ 16 соответствующих блоков свертки пост пают на счетные входы триггеров 9 блоков 1,1; 1,3; 1,5; 1,6 свертки. Устройство из состо ни 010101 пере ходит в состо ние 100000. Дл по снени работы устройства при приведении к минимальной форме других кодов введены следующие обоз начени : Св - сигнал с первого выхода блока 1 свертки Е-го разр да; ив - сигнал с выхода третьего элемента ИЛИ 16 блока 1 свертки г-го разр да; Т& - сигнал с пр мого выхода тригге ра 9 блока 1 свертки Е-го раз р да; ТЕ - сигнал с инверсного выхода три гера 9 блока 1 свертки е-го разр да; - сигнал , поступающий на п тые входы всех блоков 1 свертки. В соответствии с прин тыми обозначени ми формирование сигналов С и и происходит по следующим уравнени м: се (тк + се+а) (т8-2+ се-2) ( ив (ее-06+2+ )-у. ( Уравнение (1) соответствует первому этапу работы устройства, а на втором этапе происходит формировани инвертирующих сигналов в соответствии с уравнени м (2), Примеры, иллюстрирующие работу устройства, приведены ниже. При необходимости к минимальной форме 1-к Фибоначчи числа 12 значени сигнало С и. и, вычисл емые дл каждого блок свертки в соответствии с приведенны выше уравнени ми, а также окончател ный результат свертки, будут следую щими: Результат свертки Ниже привод тс значени сигналов и, С дл каждого разр да, а также окончательный результат свертки при приведении к минимальной форме 1-кода Фибоначчи числа 11 Вес разр да 8 5 3 21 1 Номер блока свертки1,61,5 1,4 1,3 1,2 1,1 1-код Фибоначчи числа 011101 Результат свертки Предлагаемое устройство позвол ет получать минимальную формулу исходного р-кода Фибоначчи за один такт управл ющего сигнала Y . Максимальное врем приведени кода к минимальной форме равно max - vnav -ii mdy, где Т1 максимальное врем осуществлени первого этапа работы устройства; максимальное щрем осуществлени второго.этапа работы устройства; зависит от количества разр дов и равно - -If: -п - ииб fnoix 2 Или . не зависит от количества разр дов и равно mcis- Значение максимального времени Т приведени кода к минимальной форме равно п + 2t т -ГГ may 2 чне Дл дваддатиразр дного 1-кода Фибонначи в известном устройстве , тогда как при том же количестве разр дов в предлагаемом - 32fKHg. Таким образом, предлагаемое устройство обладает более высоким быстродействием , что и определ ет положительный эффект. Кроме того, устройство может осуществл ть контроль за формированием сигналов С, основывающийс на том, Что при правильной работе невозможно по вление сигналов се в двух соседних блоках 1 свертки, что вл етс дополнительным преимуществом устройства, . Формула изобретени 1..Устройство дл приведени р-кодов Фибона.ччи к минимальной форме, содержащее п -блоков свертки, причем первый выход В-го блока свертки соединен с первым входом (-1)-го и вторым входом (B-p-l)-ro блоков свертки, второй выход 1-го блока свертки вл етс t -м информационным выходом устройства и соединен с третьим входом {t+l)-ro и четвертым входом (1.+р-И)блоков свертки, управл ющий вход устройства соединен с п тыми входами всех блоков .свертки, шестые входы каждого блока свертки вл ютс информационными входами устройства, отличающеес тем, что, с целью повышени быстродействи , первый выход Е-го блока.свертки соединен с седьмым входом (6+р+1)-го блока сверт ки. Suppose it is necessary to greet the minimal form of the 1 Fibonacci code of the number 8, represented as follows: Weight of the block Block number 1.6 1.5 1.4 1.3 1.2 1, convolutions 1 Fibonacci code of the 8 proposed unit this happens in two stages. At the first stage, the preparation stage, it performs the formation of situation alarms for performing convolution operations. These signals are formed in through loop chains. but the convolution is not performed. At the second stage, when a single signal arrives at the control inputs 6 of all the convolution blocks 1, signals are generated that arrive at the counting inputs of the trigger 9 blocks of the convolution 1 bits to be convolved. With the establishment of the flip-flops 9 in the corresponding states on the inverse output of the flip-flop 9 of the block 1.2; a convolution occurs a single signal, which through the first element OR 14 of the convolution unit 1.2 arrives at the first input of the second element AND 11 of the convolution unit 1.2, the second input of which receives a single signal from the second output of the convolution unit 1.1, and the third At the input there is a permanently single signal. At the output of the second element 11 of block 1.2, a convolution appears a single signal that is fed to the input of the first element 17, convolution block 1.2, to the first input of the third element 12 of block 1.2 convolution, on the first input of the fourth element And 1 block 1.1-fold and through the second element OR 15 of the convolution unit 1.4 to the second input of the second element AND 1 of the convolution unit 1.4, the third input of which receives a single signal from the second output of the convolution unit 1.3 and enters the first input through the OR element 14 , the convolution unit 1.4 is a single signal from the inverse output of the trigger 9 of the convolution unit 1.4. The zero signal from the output of the first element NOT 17 of the convolution unit 1.2 is fed to the first input of the first element 10 of the convolution unit 1.2, prohibiting the occurrence of a single signal at the output of this element. At the output of the second AND 11 convolution unit 1.4, a single signal appears, which is fed to the input of the first element, the NOT 17 block 1.4 of the convolution, to the first input of the third element AND 12 block and 1.4 of the convolution, to the first input of the fourth element And 1 convolution unit 1.3, on the second inlet of the first element AND 10 of the reconciliation unit 1.2, to the input of the second element NOT 18 convolution unit 1.2 and through the second element OR 15 of the convolution unit 1.6 to the second input of the second element AND 11 block 1.6 doors, the third input of which receives a single signal from the second output of the block 1.5 convolution, and the first input post AET cherezelement OR block 14 1.6 convolution unit outputs an inverted signal from the latch unit 9 1.6 convolution. The zero signal from the output of the first element NOT 17 of the convolution unit 1.4 arrives at the first input of the first element AND 10 1.4 convolutions, prohibiting the appearance of a single signal at the output of this element. The zero signal from the output of the second element HE 18 convolution unit 1.2 is fed to the third input of the third element AND 12 convolution unit 1.2, prohibiting the appearance of a single signal at the output of this element. At the output of the second element And 11 of the convolution unit 1.6, a single signal appears, which is fed to the input of the first element NOT 17 of the convolution unit 1.6, to the first input of the third element And 12 of the convolution unit 1.6, to the first 1 input of the fourth And element 13 block 1.5 convolution, on the third input of the first element And 10 block 1.2 convolution and the input of the second element NOT 18 block 1.2 convolution. The zero signal from the output of the first element NOT 17 of the convolution unit 1.6 enters the first input of the first element AND 10 of the convolution unit 1.6, prohibiting the appearance at its output of a single signal. The zero signal from the output of the second element NOT 18 of the convolution block 1.4 enters the third input of the third element I12 of the block 1.4, prohibiting the appearance of a single signgsh at its output. Thus, single signals appear at the first outputs of blocks 1, 2; 1.4; 1.6 convolutions, on the third inputs of the first elements And 10 blocks 1,2; 1.4 convolutions, at the first inputs of the first elements And 10 blocks 1.1; 1.3; 1.5 convolutions, at the first inputs of the third elements And 12 blocks 1,2; 1.4; 1.6 convolutions, on the third inputs of the third elements And 12 blocks 1.1; 1.3; 1.5; 1.6 convolutions, on the first inputs of fourth elements And 13 blocks 1.1; 1.3; 1.5 convolutions. Zero signals appear at the first outputs of blocks 1.1; 13; 1.5; on the third entrances of the first elements And 10 blocks 1.1 1.3; 1.5 convolutions, at the first inputs of the first elements AND 10 blocks. 1.2; 1.4; 1.6 convolutions, at the first inputs of the third elements AND 12 &1.1; 1.3 convolutions, on the third inputs of the third elements And 12 blocks 1,2; 1.4; 1.6 convolutions, at the first inputs of the fourth elements AND 13 of blocks 1.2 and 1.4, prohibiting the occurrence of single signals at the outputs of the first element AND 10 of the third element AND 12 of the convolution unit 1.1; the first element And 10, the third element And 12, the fourth element And 13 block 1.2 convolution; the first element And 10, the third element And 12 block 1.3 convolution; the first element And 10, the third element And the fourth element And 13 block 1.4 convolution; the first element And 10, the third element And 12 block 1.5 convolutions; the third element And 12, the fourth element And 13 block 1.6 convolution. When a single signal arrives at the control inputs b of blocks 1.1; 1.2; 1.3; 1.4; 1.5; 1.6 convolutions arising single signals at the outputs of the fourth elements And 13 blocks 1.1 1.3; 1.5 convolutions and at the output of the third element AND 12 of the block 1.6 convolutions, which, through the third elements OR 16 of the corresponding convolution blocks, are sent to the counting inputs of the flip-flops 9 blocks 1.1; 1.3; 1.5; 1.6 convolutions. The device from the state 010101 enters the state 100000. To clarify the operation of the device when reducing the minimum form of other codes, the following notation is entered: Sv - the signal from the first output of the E-th bit convolution unit 1; iv is the signal from the output of the third element OR 16 of the convolution 1 block of the nth bit; T & - signal from the forward output of the trigger 9 of the block 1 convolution of the E-th time series; TE is the signal from the inverse output of three hera 9 of the first convolution block of the e-th bit; - signal arriving at the fifth inputs of all convolution blocks 1. In accordance with the accepted notation, the formation of signals C and and occurs according to the following equations: ce (tk + se + a) (t8-2 + se-2) (ib (e-06 + 2 +) -y. (Equation (1) corresponds to the first stage of the device operation, and at the second stage, the inverting signals are formed in accordance with equations (2) Examples illustrating the operation of the device are given below.If necessary, the minimum number of 1-k Fibonacci number 12 signal C and and, the convolution blocks calculated for each block in accordance with the above equations, and also end The best result of the convolution will be as follows: The result of the convolution The following are the values of the signals and, C for each bit, as well as the final result of the convolution when reducing to the minimum the 1 Fibonacci code of the number 11 Bit Weight 8 5 3 21 1 Block number convolutions1.61.5 1.4 1.3 1.2 1.1 1 Fibonacci 1-digit number 011101 Convolution result The proposed device allows to obtain the minimum formula of the original Fibonacci p-code for one clock of the control signal Y. The maximum time to bring the code to the minimum form is max - vnav -ii mdy, where T1 is the maximum time to complete the first stage of the device; maximum performance of the second stage of operation of the device; depends on the number of bits and equals - -If: -n - iib fnoix 2 Or. does not depend on the number of bits and is equal to mcis- The value of the maximum time T to bring the code to the minimum form is n + 2t t -YY may 2 For the twenty-bit 1-Fibonnachi code in the known device, whereas with the same number of bits in the proposed - 32fKHg. Thus, the proposed device has a higher speed, which determines a positive effect. In addition, the device can control the formation of the signals C, based on the fact that during proper operation it is impossible to see the signals c in two adjacent convolution blocks 1, which is an additional advantage of the device,. Claim 1. Inventory device for minimizing p-Fibon codes. Contains n-blocks of convolution, the first output of the B-th convolution block is connected to the first input (-1) and second input (Bpl) -ro convolution blocks, the second output of the 1st convolution block is the t-th information output of the device and is connected to the third input (t + l) -ro and the fourth input (1. + p-I) of the convolution blocks, the control input of the device is connected to the fifth inputs of all the convolution blocks, the sixth inputs of each convolution block are the information inputs of the device, differing luminant in that, in order to increase performance, the first output of the E-th bloka.svertki connected to the seventh input (6 + p + 1) th block convolution.
2. Устройство по п. 1,отличающеес тем, что блок сверт ки содержит триггер, первый, второй, третий и четвертый элементы И, первый второй и третий элементы ИЛИ, первый и второй элементы НЕ, причем выход первого элемента НЕ соединен с первым входом первого элемента И, инвер ный выход триггера соединен с первым входом первого элемента ИЛИ, выход которого соединен с первым входом вто рого элемента И, выход второго элемента ИЛИ соединен со вторым входом второго элемента И, выход которого , соединен с первым входом третьего элемен.та ТЛ, входом первого элемента НЕ и первым выходом блока,первыйвход блока соединен с первым входом четвертого элемента И, выходы первого, третьего и четвертого элементов И соединены с первым, вторым и третьим входом третьего элемента ИЛИ, выход . которого соединен со счетным входом триггера, пр мой выход которого вл етс вторым выходом блока, BTOjJofl вход блока соединен со входом вторЬго элемента НЕ, со вторым входом первого элемента И и со вторым входом . первого элемента ИЛИ, третий вход второго элемента И и первый вход второго элемента ШШ вл ютс соответственно третьим и четвертым входами блока, п тый вход блока соединен с третьим входом первого элемента И и вторыми входами третьего и четвертого элементов И, шестой вход блока соединен со вторыми входами третьего и четвертого элементов И соответственно , седьмой вход блока соединен с установочным входом триггера, выход второго элемента НЕ соединен с третьим входом третьего элемента И. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР №662926 по за вке 2386002/18-24, кл. G 06 F 5/00, от 01.08.76 (прототип ) ,2. The device according to claim 1, characterized in that the convolution unit contains a trigger, the first, second, third and fourth elements AND, the first second and third elements OR, the first and second elements NOT, and the output of the first element is NOT connected to the first input the first element AND, the inverted trigger output is connected to the first input of the first OR element, the output of which is connected to the first input of the second AND element, the output of the second OR element is connected to the second input of the second AND element, the output of which is connected to the first input of the third element TL, entrance first About the element and the first output of the block, the first input of the block is connected to the first input of the fourth element AND, the outputs of the first, third and fourth elements AND are connected to the first, second and third input of the third element OR, the output. which is connected to the counting input of the trigger, whose direct output is the second output of the block, BTOjJofl the input of the block is connected to the input of the second element NOT, to the second input of the first element AND and to the second input. the first element OR, the third input of the second element AND and the first input of the second element SH are respectively the third and fourth inputs of the block; the fifth input of the block is connected to the third input of the first element AND and the second inputs of the third and fourth elements AND; the sixth input of the block is connected to the second the inputs of the third and fourth elements And, respectively, the seventh input of the unit is connected to the installation input of the trigger, the output of the second element is NOT connected to the third input of the third element I. Sources of information taken into account when eq 1. The examinations of the Copyright certificate the USSR №662926 on Application 2386002 / 18-24 kl. G 06 F 5/00, 01.08.76 (prototype),