SU824418A1 - Умножитель частоты следовани иМпульСОВ - Google Patents

Description

(54) УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ

Устройство относитс  к измерительной технике и автоматике и может быть использовано дл  повышени  быстродействи - процесса преобразовани  частоты при работе с низкочастотными датчиками различных параметров. Известен умножитель частоты периодических импульсов, содержащий два счетчика, опорньй генератор, к выходу которого подключен делитель частоты с коэффициентом делени , равным требуемому коэффициенту умножени , первый счетчик подключен к делителю частоты, а второй - к опорному генератору , запоминающее устройство,.подключенное к выходам  чеек nepieoro счетчика, и схему сравнени , подключенную к выходам  чеек запоминшощего устройства и второго счетчика, выход которой соединен с выходом умножител  частоты и 4eiie3 схему ИЛИ - со входом установки в нулевое состо ние второго счетчика, вход умножител  частоты соединен со входом установки в нулевое состо ние запоминающего устройства Н линией задержки, часть которой подключена ко входу считывани  первого счетчика, а конец - ко входам установки нул  -делител  частоты и первого счетчика, а также ко второму входу упом нутой схемы . Известно также устройство дл  умножени  частоты следовани  периодических и тульсов, содержащее делитель опорной частоты с коэффициентом делени , равным коэффициенту умножени , счетчик импульсов, счетчик импульсов опорной частоты, входной и выходной формирователи, запоминающий регистр и блок управлени , один из выходов которого подключен к нулевым входам всех разр дов делител  опорной частоты и запоминающего регистра, нулевой выход каждого разр да счетчика импульсов соединен с первым входом схемы И, второй вход которой подключен ко второму выходу блока, управлени , а выход - к единичному входу того же разр да запоминающего регист ра причем третий выход блока управлени , подключен 1с единичным входам всех разр дов счетчика импульсов, ед ничный выход каждого разр да дапоминающего регистра соединен со входом второй схемы И, выход которой соеди н с единичным входом того же разр да счетчика импульсов oiibpHou частоты , а второй вход - с выходной шиной выходного формировател , вход которо го подключен к выходу счетчика импул сов опорной частоты С. Недостатком данного устройства  вл етс  невысока  точность умножени . Наиболее близким  вл етс  умножитель частоты, содержащий опорный генератор , к которому подключены делитель частоты и первый счетчик, вход управлени  задисью которого подключен к его выходу, а входы его  чеек соединены с выходами запомина щего устройства, подк воче ного к выхода 4 второго счетчика, соединенного с де ,п телем частд1«,вход управлени  запись за1Ю| 01нающего устройства подключен к выходу умножител  частоты,входы установки в исходное состо ние второго йчетчика и делител  частоты поЦключены к выходу умно мтел  частоты через схему задержки, а выход умножител  частоты соединён с выходом первого счетчика з Известный умножитель частоты также имеет пониженную точность умножени  за счет того, что число фик , сируемое в счетчике, вход которого подключен к делителю частоты, при окончании периода умножаемой частоты не точно соответствует этому периоду Объ сн етс  это тем, что в конце периода умножаемой частоты делитель частоты, выполн емой обычно в виде счетчика с коэффициентом пересчета , равным коэффициенту делени  .деЛител  частоты, фиксирует некоторое число , не равное числу, соответствующему его исходному состо нию. Отсутствие учета этого числа и вызывает погрешность . Целью изобретени   вл етс  повышение точности умножени  частоты. Поставленна  цель достигаетс  тем что в умножитель частоты следовани  импульсов, содержа1ций генератор опор ной частоты, выход которого соединен со входом делител  опорной частоты и со входом первого счетчика импульсов блок управлени , выходы которого подключены ко входу установки исходного состо ни  второго счетчика импульс;ов, ко входу управлени  записью запоминающего регистра, входы и выходы которого соединены соответственно с вы- ходами второго и входами первого счетчиков-импульсов , и триггер, выход которого соединен с первым входом элемента И, введен элемент ИЛИ, первый вход которого через элемент И соединен с первым дополнительным выходом блока управлени , второй дополнительный выход которого подключен ко -входу установки исходного состо ни  делител  опорной частоты, второй вход - с первым выходом делител  опорной частоты и первым входом триггера, второй вход которого подключен ко второму выходу делител  опорной частоты , а выход - со входом второго счетчика импульсов, причем выход первого счетчика импульсов подключен к его ВХОДУ управлени  записью. Структурна  электрическа  схема умножител  частоты приведена на чертеже . Умножитель частоты содержит опор-, ный генератор 1, делитель 2 опорной частоты, первый счетчик 3 импульсов, запоминающий регистр 4, второй счетчик 5 импульсов, триггер 6, схему элемент ИДИ 7, элемент И 8 и блок 9 управлени . К опорному Генератору I подключены входы делител  2 частоты и первого счетчика 3, вход управлени  записью которого подключен к его выходу, а входы разр дов первого счетчика 3 сб.бдинены с выходами запоминающего регистра 4, подключенного к выходам второго счетчика 5, вход которого подключен к выходу схемы элемента ШЖ 7, один из входов которой соединен с выходом делител  2 частоты, а второй вход-с выходом элемента И 8. Входы элемента И 8 подключены к выходу триггера 6 и к блоку 9 управле1ШЯ. Вход управлени  записью запоминакйцего регистра 4 и входы установки в исходное состо ние второго счетчика 5 и делител  2 частоты подключены к блоку 9 управлени , соедийенному ср входом умножител  частоты следовани  импульсов. Входы триггера подюоочены к выходам делител  2 частоты, а выход устройства соедашен с выходом первого счетчика 3, . Работает умножитель частоты следующим образом. После окончани  периода умножаемо частоты счетчик 5 и делитель 2 частоты , коэффициент делени  которого равен коэффициенту умножени , с1з1ва отс  импульсами, поступившими с блока 9 управлени  на их входы установки в/, исходное состо ние, в нулевое состо ше. Далее, без учета В41и ии  элемента И 8 и триггера б 1работа происходит следующим образ бм За врем  очередного периода умнржавмой частоты происходит накопление счетчиком 5 импульсов, постуйшощйх через элемент ШШ 7 с выхода де лител  2 частоты. К моменту окончани периода умножаемой частоты в счетчике 5 зафиксируетс  число ibn К частота опорного генератора йериод входной умножаемой) частоты; К - коэффициент делени  делител 2 опорной частоты. При окончании очередного периода умножаемой частоты импульсом с выхода блока 9 управлени  на вход управлеш  записью запоминающего регистра 4 производитс  запись числа, зафиксированного .в счетчике 5, в.за поминакшщй регистр 4. Затем делитель 2 частоты и счетчик 5 устанавливаютс в исходное состо ние, и происходит снова накопление счетчиком 5 импульсов , поступающих через элемент ИЖ 7 с выхода делител  2 частоты. Счетчик 3 работает в режиме вычитани . При каждом обнулении счетчика импульс с его выхода поступает на ег вход записи, и происходит запись в счетчик числа, хран щегос  в запоминающем регистре 4. Так как на счет ный вход счетчика 3 поступают импуль сы с частотой , то врем  между вы ходными импульсами счетчика 3 равно Следовательно, частота импульсов на выходе счетчика 3 и на выходе умножител  частоты в К раз больше вход ной (умножаемой) частоты. Однако, при рассмотренном процессе умножени  частоты возникает погрешность за сче того, что в период умножаемой частоты укладываетс  не только некоторое целое число периодов частоты на выходе делител  2 частоты, но еще и некотора  дробна  часть периода. Дробную часть периода характеризует число, фиксируемое счетчиком делител  2 частоты . Наибольшее значение этой погрешности и получаетс  тогда, когда число, зафиксированное в счетчике делител  частоты в момент окончани  йериода умножаемой частоты,- близко к коэффициенту делени  делител  2 частоты. Эта погрешность снижаетс  за счет наличи  в схеме умножител  частоты-триггер; 6, элемента ИЛИ 7 и элемента И 8. Триггер 6 устанавливаетс  в нулевое состо ние при по вле:нии казвдого импульса на основном выходе делител  частоты и устанавливаетс  в единичное состо ние при по влении импульса на дополнительном выходе делител  2 частоты. Этот импульс по вл етс  в момент фиксации в счетчике делител  2 частоты числа ,, в два раза меньшего коэффициента делени . . . При установке триггера 6 в единичное состо ние с его выхода подаетс  открьюающий сигнал на один из входов элемента И 8. При окончании периода умножаемой частоты на другой вход элемента И 8 подаетс  импульс с выхода схемы 9 управлени . Если в этот момент в счетчике делител  2 частоты зафиксировано число, значение которого больше половины ко-. эф|шщента делени  делител  2 часточы , то триггер 6 остаетс  в единичном состо нии, и импульс с блока 9 управлени  -через элемент И 8 и элемент ИЛИ 7 проходит на вход счетчика 5, дополнив зафиксированное до этого в нем число на единицу. Если в момент окончани  периода умножаемой частоты в счетчике .делител  2 частоты зафиксировано число, значение которого меньше половины коэффициента делени , то дополнительный импульс на вход счетчика 5 дополн ет зафиксированное до этого в нем число на едийицу. Если в момент окончани  периода умножаемой частоты в счетчике делител  2 частоты зафиксировано число, значение которого меньше половины коэффициента делени , то дополнительный импульс на вход счетчика 5 не проходит. Импульс, поступающий при окончании периода умножаемой частоты с блока 9 управлени  на вход блока ИВ, должен опережать процесс записи в запоминающее устройство 4 числа, зафиксированного счетчиком 5.

Таким образом, максимальна  погрешность за счет дробной части периода делител  частоты в предлагаемом умножителе частоты снижаетс  в два раза.

Claims (3)

1.Авторское свидетельство СССР .337947, кл. Н 03 It 23/00., 1967.

2.Авторское свидетельство СССР 357668,кл. Н 03 К 5/01, 1971.

3. Авторское свидетельство СССР 354546, кл. Н 03 К 5/00, 1971.