SU944133A1

SU944133A1 - Устройство дл фазовой синхронизации

Info

Publication number: SU944133A1
Application number: SU803227307A
Authority: SU
Inventors: Валерий Васильевич Меркуль; Михаил Иванович Русак
Original assignee: Предприятие П/Я В-2129
Priority date: 1980-12-31
Filing date: 1980-12-31
Publication date: 1982-07-15

Description

(54) УСТРОЙСТВО ДЛЯ ФАЗОВОЙ СИНХРОНИЗАЦИИ

1.

Изобретение относитс к технике передачи дискретной информации на рассто ние и мсжет быть использовано в аппаратуре приема дискретной информации по лини м св зи.

Известно устройство дл фазовой синхронизации , содержащее последовательно соединенные интегратор, управл емый генератор , делитель частоты и счетчик синхроимпульсов , а также элемент И ij. Q

Однако известное устройство имеет сравнительно низкую точность синхронизации , обусловленную сравнительно большим периодом измерени величины фазового рассогласовани ,

Цель изобретени - повьпиение точности синхронизации путем уменьшени лериода измерени величины фазового рассогласовани .

Цель достигаетс тем, что в устрой- 20 ство дл фазовой синхронизации, содержащее последовательно соединенные ин- тегратор, ущзавл емый генератор, делитель частоты и счетчик синхроимпульсов.

,а также элемент И,.введены блок задержки и последовательно-соединенные блок выделени фронтов сигнала, преобразова- тель и регистр рассогласовани /выходы которого подключены ко входу интегратора и первому входу элемента И, к второму входу которого подключен выход управл емого генератора, а выход элемента И подключен к счетному входу регистра рассогласовани , при этом выход блока выделени )OHTOB сигнала через блок задержки подключен ко входу сброса счетчика синхроимпульсов и корректирующему входу делител .частоты, выход которого подключен к втсрому входу преобразовател , к третьему входу которого подключен выход счетчика синхроимпульсов .

На чертеже предстгшлена структурна электрическа схема устройства.

Claims

Устройство содержит блок 1 вьщелени фронтов согнала, блок 2 задерт ки, элемент И 3, 1феобразователь 4, регистр 5 рассогласовани , интегратор 6, управл емый генератор 7, делитель 8 частоты, счетчик 9 синхроимпульсов. Устройство работает следующим об разом.. Передние фонты сигналов информаци с блока 1 выделени фронтов сигнала возбуждают преобразователь 4, на второй вход которого поступают сигналы с второго выхода делител частоты, код на котором указывает величину рассогласовани фаз синхроимпульсов и сигналов инфсрмац и, а на третий вход пре обравовател поступают сигналы с выхода счетчика синхроимпульсов, код последнего фиксирует врем отсутстви сигналов информации иа линии св зи. Преобразователь 4 путем делени ко делител 8 частоты на код счетчика 9 синхроимпульсов определ ет знак и код рассогласовани и устанавливает в соответствующей положение триггерь на регистре 5-рассогласовани . Сигнал с, выхода регистра 5 рассогласовани возбуждает интегратор 6. Врем возбуждени интегратора 6 определ етс количеством синхроимпульсов, поступакицих на счетныйвход регистра 5 рассогласовани с элемента И 3, выгзывающих переполнение регистра 5 рассогласовани . В случае переполнени регистра 5 рассогласовани прекращаетс по вление сигналов с выхода элемента И 3 и производ тс блокировка возбуждени интегратора 6. Задержанным сигналом с блока 1 выделени фронтов сигнала на блоке 2 задержки производитс корректировка кода на делителе 8 частоты и сбра сываетс код на счетчик -9 синтфоимпульсов. Изменение потенциала на выходе интегратора 6 вызывае изменение частоты на выхсще управл емого генератора 7. Таким образом, устройство дл фазовой синхронизации обеспечивает повышение точности синхронизации путем уменьшени периода измерени величины фазового рассогласовани . Формула изобретени Устройство дл фазовой синхронизации, содержащее последовательно соединен- , ные интегратор, управл емый генератор, делитель частоты и счетчик синхроимпульсов , а также элемент И, о т л и ч а ю щ е е с тем, что, с целью повыщени точности синхронизации путем уменьшени периода измерени величины фазового рассогласовани , введены блок задержки и последовательно соединенные блок выделени фронтов сигнала, преобразователь и регистр рассогласовани , выходы которого подключены к входу интегратора и первому входу элемента И, к второму входу котсрого подключен выход управл емого, генератора, а выход элемента И-подключен к счетному входу регистра рассогласовани , при этом выход блока вы-г делени фронтов сигнала через блок задержки подключен к входу сброса -счетчика синхроимпульсов и корректирующему входу делител частоты, выход которого подключен к второму входу преобразовател , к третьему входу которого подключен выход счетчика синхроимпульсов. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 6О532а, кл. Н, О4Ь 7/О6, 1972 (npoTOTfm).