SU819954A1 - Способ параллельно-последовательногопРЕОбРАзОВАНи НАпР жЕНи B КОд - Google Patents
Способ параллельно-последовательногопРЕОбРАзОВАНи НАпР жЕНи B КОд Download PDFInfo
- Publication number
- SU819954A1 SU819954A1 SU772477151A SU2477151A SU819954A1 SU 819954 A1 SU819954 A1 SU 819954A1 SU 772477151 A SU772477151 A SU 772477151A SU 2477151 A SU2477151 A SU 2477151A SU 819954 A1 SU819954 A1 SU 819954A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- code
- voltage
- reference levels
- code conversion
- series voltage
- Prior art date
Links
Description
Изобретение относитс к информацион но-41змерительной технике и может быть использовано при построении быстродейст вующих преобразователей напр жени в код. Большинство известных быстродейст- вующи)с преобразователей напр жени в код реализуют способы параллельно-посл довательного преобразовани , позвол ющи получить высокое быстродействие преоб разователей при незначительных аппаратурных затратах l. Известен способ параллельно-последовательного преобразовани , в котором преобразуемое напр жение сравнивают с эталонными уровн ми старшей группы, по результатам сравнени определ ют код старших разр дов, формируют напр же- ние, пропорциональное коду старших разр дов , выдел ют разность преобразуемого и сформированного напр жений . Полученное разностное напр жение срав .нивают с эталонными уровн ми младшей группы и определ ют код Кшадших разр дов . Быстродействие преобразователей, реализующих такой способ ограничиваетс , в основном, длительностью переходных процессов, неизбежно возникающих в моменты вычитани эталонных напр жений из преобразуемого сигнала. Целью изобретени вл етс увеличение быстродействи преобразовани . Достигаетс это тем, что ал каждого напр жени , пропорционального коду старших разр дов, последовательно во времени формируют несколько разностных напр жений, при этом моменты формировани разности преобразуемого напр жени И напр жени , пропорционального коду старших разр дов, сдвинуты относительно момента равенства этих напр жен 1й. Затем производ т сравнение полученных напр жений с эталонными уровн ми младшей группы по результатам которых : последовательно формируют коды младших разр дов. На фиг. 1 дана.анаграмма кодировани при использовании двух разностных напр жений; на фиг. 2 - структурна схема преобразовател дл осуществлени спосо ба. Напр жение сигнала U (-t) непрерывно сравнивают с эталонными уровн ми старшей группы, по результату сравнени определ ют старшие раар цы . кода NTT измен ющиес в соответстВИИ с текущей амплитудой преобразуемого напр жени , и формируют напр жение , пропорциональное коду старших разр дов . Это напр жение вычитают из преобразуемого , причем выдел ют два напр жени разности Л 1)1 (-t) и A.U2(-b)i Дл чего моменты вычитани разностных напр жений сдвигают относительно моментов равенства преобразуемого и сформированного напр жений. Разностные напр жени Л1Л (t) и AU2(-t} сравнивают с эталонными уровн ми U т j младшей груп пы и по результату cpaBHeHH, каждого разностного напр жени определ ют коды младших разр дов .у) и .z каждый момент времени достоверным вл етс лишь код младших разр дов, разностное напр жение которого находитс в зоне эталонных уровней младшей группы (эти участки разностных сигналов на диаграмме выделены утолщенными лини ми ) , поэтому дл получени результирующего кода Мддд считывают код Ь1 дл.н или код МАЛА- Какой код ( N . или N д 2 ) должен быть выбран дл формировани результирующего кода определ етс значением кода Так, при использовании двух разност- ных напр жений, код N/yл. , соответствующий разностному сигналу AU-fCt) считывают при значени х кода , по лученнык во врем нахождени уровн с сигнала (JCt) в зонах , . ;U,, „ It31 « I -Ug-r. И Т. Д. Способ может быть реализован в преобразователе (см. фиг. 2). Канал 1 определени старших разр дов содержит последовательно соединенные источник 2 эталонных уровней старшей группы, набор компараторов 3, шифратор 4. Код старших разр дов, получа- емый на выходе шифратора 4, использует с дл управлени переключателем каналов 5. Выходы источника опорных уровней 6 соединены с входами вспомогатель ного набора компараторов 7. Вторые входы этих компараторов подключены к источнику сигнала. Код младших разр дов формируетс в 2-х параллельных ка-i налах определени младших разр дов 8(13). Каждый канал определени младших разр дов состоит из формировател разностного напр жени 9(14), управл емого кодом с вспомогательного набора компараторов 7, источника 10(15) эталонных уровней младшей группы, наборакомпараторов 11(16) и шифратора 12(17). . Преобразуемое напр жение U (-Ь) поступает на компараторы 3 старшей группы , где непрерывно сравниваетс с набором эталонных уровней старшей группы. По состо нию компараторов 3 в шифраторе 4 непрерывно формируетс код старших разр дов NCT Одновременно напр жение U (Ь ) поступает на компараторы вспомогательного набора 7, где сравниваетс с напр жени ми опорных уровней и Qf, i квант которых равен кванту эталонных уровней старшей группы. Пропорционально коду вспомогательных компараторов формируют два напр жени и выдел ют две разности преобразуемого и сформированных напр жений Д. U-1 (i) и AUl(-b. Чтобы моменты вычитани напр жений не совпадали с моментами равенства напр жений U(b) и и -ji- -j необходимо величины опорных уровней выбирать отличными от напр жений и-эти достижени максимального быстродействи при кодировании, как нарастающих , так и убывающих участков сигнала U Ct) , величины опорных уровней выбирают в середине между эталонными уровн ми (J . старшей группы... J Разностные напр жени AUI(fe) и ли2 (-fc) поступают на компараторы 11(16), где сравниваютс с эталонными уровн ми Ugfj-. , сформированными в блоках 1О(15). По состо нию компараторов 11(16) в каждом канале шифраторами 12(17) формируютс коды младших разр дов N д и М,дд.2 На выход АЦП результирующий код младших разр дов . поступает из различных каналов . Подключение канала дл съема кода произвойитс переключателем каналов 5 в соответствии с кодо1у1 старших разр дов Nrf . поступающим с шифратора 4. .Таким образом, при кодировании измен ющегос напр жени сигнала U(t) , определение младших разр дов кода и операции вычитани производ тс параллельно во времени. Следовательно, длительность переходных процессов, возникающих к моменту вычитани , не входит в j
общее врем преобразовани , что приводит к повышению быстроцействи преобразовани .
Claims (2)
1. Гитис Э. И. Преобразователи информации дл электронных цифровых вычислительных устройств. ;,M.i Энерги , 1975, с. 316-323.
2. Патент США Ms 3710377,
кл. Н 03 К 13/02.1973 (прототип).
Фиг, 1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772477151A SU819954A1 (ru) | 1977-03-01 | 1977-03-01 | Способ параллельно-последовательногопРЕОбРАзОВАНи НАпР жЕНи B КОд |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772477151A SU819954A1 (ru) | 1977-03-01 | 1977-03-01 | Способ параллельно-последовательногопРЕОбРАзОВАНи НАпР жЕНи B КОд |
Publications (1)
Publication Number | Publication Date |
---|---|
SU819954A1 true SU819954A1 (ru) | 1981-04-07 |
Family
ID=20705428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772477151A SU819954A1 (ru) | 1977-03-01 | 1977-03-01 | Способ параллельно-последовательногопРЕОбРАзОВАНи НАпР жЕНи B КОд |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU819954A1 (ru) |
-
1977
- 1977-03-01 SU SU772477151A patent/SU819954A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0070175B1 (en) | Analog-to-digital converters | |
US4978957A (en) | High-speed analog-to-digital converter | |
EP0070734B2 (en) | Analog-to-digital converters | |
US4990917A (en) | Parallel analog-to-digital converter | |
SU819954A1 (ru) | Способ параллельно-последовательногопРЕОбРАзОВАНи НАпР жЕНи B КОд | |
US5119098A (en) | Full flash analog-to-digital converter | |
US3825924A (en) | Pulse code modulation code conversion | |
US3277462A (en) | Parallel-parallel encoding system | |
US7002502B2 (en) | Analog-to-digital converter and method of generating an intermediate code for an analog-to-digital converter | |
US4774499A (en) | Analog to digital converter | |
US5083126A (en) | Analog-to-digital converter | |
JP2844806B2 (ja) | 並列比較型a―d変換器 | |
US4866443A (en) | A/D converter having multiplication function | |
SU1383500A1 (ru) | Параллельно-последовательный аналого-цифровой преобразователь | |
JPH07202696A (ja) | アナログ−デジタル変換回路 | |
SU839046A1 (ru) | Аналого-цифровой преобразователь | |
EP0444890B1 (en) | Full flash analog-to-digital converter | |
SU980276A1 (ru) | Аналого-цифровой преобразователь | |
JPH06104760A (ja) | アナログデイジタル変換回路 | |
JP2789697B2 (ja) | 並列型ad変換器 | |
JP2778058B2 (ja) | Ad変換回路 | |
JP2812221B2 (ja) | Ad変換回路 | |
JPH0629852A (ja) | フォールディング回路及びそれを利用したa−d変換器 | |
SU1179533A1 (ru) | Аналого-цифровой преобразователь | |
SU777812A2 (ru) | Способ формировани компенсирующих мер в цифровых измерительных приборах |