(54) ШИФРАТОР(54) ENCODER
Изобретение относитс к автоматик и вычислительной технике. Известны шифраторы, содержащие элемент И-НЕ контрол и в каждом раз р де три элемента И-НЕ р-. Недостаток этого устройства - низ ка достоверность контрол . Наиболее близким к предлагаемому вл етс шифратор, содержащий элемен И-НЕ контрол , выход которого соединен с выходной шиной контрол , а так же в каждом разр де три элемента ИНЕ , входы первого и второго из которых подключены к соответствующим группам входных шин, а выходы соединены со входами третьего элемента И-НЕ, выход которо го подключен к соответствующему входу элемента И-НЕ контрол , при этом выход первого эле мента И-НЕ соединен с соответствующей информационной выходной шиной 2 Недостатком этого устройства также вл етс низка достоверность контрол . Цель изобретени - повышение достоверности контрол шифратора. Указанна цель достигаетс тем, что в шифраторе, содержащем элемент И-НЕ контрол , выход которого соединен с выходной шиной контрол , а также в каждом разр де три элемента ИтНЕ, входы первого и второго из коToptjx подключены к соответствующим группам входных шин, а выходы соединены со входами третьего элемента И-НЕ, выход которого подключен к соответствующему входу элемента И-НЕ контрол ,при этом выход первого элемента И-НЕ соединен с соответствующей информационной выходной шиной, в каждый разр д введены два инвертора и дополнительный элемент И-НЕ,входы которого через инверторы соединены с выходами первого и второго элементов И-НЕ, а выход подключен к соответствующему входу элемента И-НЕ контрол . На чертеже представлена функциональна схема шифратора. Схема содержит элемент И-НЕ 1 контрол , выход которого соединен с выходной шиной 2 контрол , в какдом канале три элемента И-НЕ 3,4,5, входы первого и второго из которых подключены к соответствующим группам входных шин 6, а выходы соединены со входами элемента И-НЕ 5, выход кэторого подключен к соответствующем входу элемента И-НЕ 1 контрол , в каждом разр де элемент и-НЕ 3 выходThe invention relates to automation and computing. Encoders are known that contain an element of the IS-NOT control and each time there are a number of AND-NOT p-. The disadvantage of this device is low reliability of control. The closest to the present invention is an encoder containing an AND-NE control element, the output of which is connected to the output control bus, as well as in each bit three INE elements, the inputs of the first and second of which are connected to the corresponding input bus groups, and the outputs are connected with the inputs of the third element IS-NOT, the output of which is connected to the corresponding input of the element IS-NOT control, while the output of the first element IS AND is NOT connected to the corresponding information output bus 2 The disadvantage of this device is also low control of the accuracy. The purpose of the invention is to increase the reliability of control of the encoder. This goal is achieved by the fact that in the encoder containing the IS-NOT control element, the output of which is connected to the control output bus, as well as in each section of the three elements of ITEHE, the inputs of the first and second of Toptjx are connected to the corresponding groups of input buses, and the outputs are connected with inputs of the third NAND element, the output of which is connected to the corresponding input of the NAND control element, while the output of the first NAND element is connected to the corresponding information output bus, two inverters and an additional elec the ment of AND-NOT, whose inputs through inverters are connected to the outputs of the first and second elements of AND-NOT, and the output is connected to the corresponding input of the element AND-NOT control. The drawing shows the functional scheme of the encoder. The circuit contains an element AND-NOT 1 control, the output of which is connected to the output bus 2 control, in the channel of the home there are three elements AND-NOT 3,4,5, the inputs of the first and second of which are connected to the corresponding groups of input buses 6, and the outputs are connected to the inputs of the element AND-NOT 5, the output of the one is connected to the corresponding input of the element AND-NOT 1 of the control, each time the element and-NOT 3 output