SU782167A1 - Counter with weighed coding - Google Patents
Counter with weighed coding Download PDFInfo
- Publication number
- SU782167A1 SU782167A1 SU762384642A SU2384642A SU782167A1 SU 782167 A1 SU782167 A1 SU 782167A1 SU 762384642 A SU762384642 A SU 762384642A SU 2384642 A SU2384642 A SU 2384642A SU 782167 A1 SU782167 A1 SU 782167A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- inputs
- groups
- counter
- group
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Description
II
Изобретение относитс к вычислительной технике и дискретной автоматике и может быть использовано дл построени интегральных схем повышенной степени интеграции.The invention relates to computing and discrete automation and can be used to build integrated circuits with a higher degree of integration.
Наиболее близким техническим решением к предлагаемому вл етс счетчик , содержащий в каждо;1 разр де четыре элемента И-ИЛИ-НЕ ИThe closest technical solution to the proposed is a counter containing in each; 1 bit four elements AND-OR-NOT AND
Недостатком известного счетчика вл етс сложность его технической реализации.A disadvantage of the known counter is the complexity of its technical implementation.
Цель изобретени - упрощение счетчика со взвешенньм кодированием.The purpose of the invention is to simplify the counter with weighted coding.
Поставленна цель достигаетс тем, что в счетчике со взвешенибол кодированием, содержащим в каждом р зр де три элемента И-ИЛИ-НЕ, выход первого элемента подключен к первым входам первой и второй групп И второго элемента и к входам первых групп И третьих элементов всех последующих разр дов, выход второго элемента подключен к первым входам первой и второй групп И первого элемента и к входу первой группы И третьего элемента, выход которого подключен к второму .входу второй групг пы И первого элемента, вторые входы перрых групп И первого и второго элементов и вход первой группы И третьего элемента каждого разр да подключены к входной шине, и котлмутирующий элемент И-ИЛИ-НЕ, выходы третьихThe goal is achieved by the fact that in the counter with weighing coding containing in each section three I-OR-NOT elements, the output of the first element is connected to the first inputs of the first and second groups AND of the second element and to the inputs of the first groups AND the third elements of all subsequent bits, the output of the second element is connected to the first inputs of the first and second groups AND of the first element and to the input of the first group AND of the third element whose output is connected to the second input of the second group AND of the first element, the second inputs of the first AND groups of the first and orogo elements and an input of the first group and the third element of each bit is connected to the input bus and kotlmutiruyuschy AND-OR-NO element, the outputs of third
5 элементов каждого разр да подключены к входам вторлх групп И вторых элементов всех предьщущих разр дов и к входг1М вторых групп И третьих элементов всех остальных разр дов, входы первой группы И коммутирующего элёйента подключены соответственно к выходам йервых элементов всех разр дов и к входной шине, входы второй группы И коммутирук цего элеменt5 та подключены соответственно к выходам третьих элементов всех разр дов, а выход коюлутиругацего элемента соединен с входом вторых групп И вторых Н третьих элементов йсех разр дов.5 elements of each bit are connected to the inputs of the second groups of the second elements of all the previous bits and to the input of the second groups and the third elements of all other bits, the inputs of the first group and the switching element are connected respectively to the outputs of the first elements of all bits and the input bus, the inputs of the second group And the commutator of its element 5 are connected respectively to the outputs of the third elements of all bits, and the output of the co-mutingular element is connected to the input of the second groups And the second of the third elements of all bits.
20 На чертеже представлена функциональна схема счетчика со взвешенным кодированием.20 The drawing shows a functional diagram of a meter with weighted coding.
Счетчик со взвешенным кодированием содержит элементы И-ИЛИ-НЕ 1-10,The counter with weighted coding contains the elements AND-OR-NOT 1-10,
25 входную шину 11, выходные шины 12-14.25 input bus 11, output bus 12-14.
Счетчик со взвешенным кодированием работает следуквдим образом.Weighted coding counter works in the following way.
В исходном состо нии на выходах элементов 1, 3, 5, 7 уровень логического нул , а на выходах элемеиIn the initial state, at the outputs of elements 1, 3, 5, 7, the level of logical zero, and at the outputs
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762384642A SU782167A1 (en) | 1976-07-12 | 1976-07-12 | Counter with weighed coding |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762384642A SU782167A1 (en) | 1976-07-12 | 1976-07-12 | Counter with weighed coding |
Publications (1)
Publication Number | Publication Date |
---|---|
SU782167A1 true SU782167A1 (en) | 1980-11-23 |
Family
ID=20670037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762384642A SU782167A1 (en) | 1976-07-12 | 1976-07-12 | Counter with weighed coding |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU782167A1 (en) |
-
1976
- 1976-07-12 SU SU762384642A patent/SU782167A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU782167A1 (en) | Counter with weighed coding | |
SU602939A1 (en) | Information shifting arrangement | |
SU1064478A1 (en) | Scaling decade | |
SU797067A1 (en) | Coder | |
SU1536509A1 (en) | Code converter | |
SU1061264A1 (en) | Counter | |
SU1368994A1 (en) | Binary-to-binary-decimal code converter | |
SU680177A1 (en) | Functional calculator | |
SU491129A1 (en) | Device for raising binary numbers to the third degree | |
SU688993A1 (en) | Pulse recurrence frequency divider with variable division factor | |
SU801254A1 (en) | Frequency divider with variable division coefficient | |
RU1803974C (en) | Fibonacci p-code pulse counter | |
SU869058A1 (en) | Circular counter | |
SU610306A1 (en) | Binary pulse counter with error check | |
SU766018A1 (en) | Pulse repetition frequency divider | |
SU758515A1 (en) | Decoder | |
SU620978A1 (en) | Arrangement for raising number-pulse code to the second power | |
SU1003351A1 (en) | Counter with parallel carrying | |
SU370718A1 (en) | CODE VOLTAGE CONVERTER | |
SU842810A1 (en) | Binary frequency divider | |
SU1580558A1 (en) | Code-to-voltage converter | |
SU624371A1 (en) | Frequency divider with any integer-number division factor | |
SU744526A1 (en) | Equilibrium code shaper | |
SU1200429A1 (en) | Device for converting number from residual class system code to position code | |
SU966919A1 (en) | Frequency divider with variable condition ration |