SU411642A1 - - Google Patents

Info

Publication number
SU411642A1
SU411642A1 SU1755421A SU1755421A SU411642A1 SU 411642 A1 SU411642 A1 SU 411642A1 SU 1755421 A SU1755421 A SU 1755421A SU 1755421 A SU1755421 A SU 1755421A SU 411642 A1 SU411642 A1 SU 411642A1
Authority
SU
USSR - Soviet Union
Prior art keywords
logical
module
elements
inputs
output
Prior art date
Application number
SU1755421A
Other languages
Russian (ru)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1755421A priority Critical patent/SU411642A1/ru
Application granted granted Critical
Publication of SU411642A1 publication Critical patent/SU411642A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Description

1one

Изобретение относитс  к области автоматики и вычислительной техники.The invention relates to the field of automation and computing.

Известны универсальные логические модули , содержащие логические элементы «И и «НЕ и логический элемент «ИЛИ.Known universal logic modules that contain the logical elements “AND and“ NOT and the logical element “OR.

С целью расширени  функциональных возможностей модул  в нем установлены л логи/2-hiIn order to extend the functionality of the module, it contains the logs / 2-hi

ческих элементов «НЕ,“NO,

логическихlogical

элементов «И и (п-}-2) входных шин, причем (tt+1) входов каждого -го элемента «И соединены с (2k- 1) входными шинами устройства через элементы «НЕ и с («+2-2k) входными шинами устройства, кроме 2й-ой, неносредственно, выход логического элемента «ИЛИ подключен к выходу устройства через дополнительно установленный диод.elements “And and (n -} - 2) input buses, and (tt + 1) inputs of each th element“ And are connected to (2k-1) input buses of the device through elements “NOT and c (“ + 2-2k) the device input buses, except for the 2nd, spontaneously, the output of the logic element “OR is connected to the device output via an additionally installed diode.

На чертеже приведена схема предлагаемого модул .The drawing shows the scheme of the proposed module.

Работа модул  описываетс  следуюш,ей булевой функциейModule operation is described by the following Boolean function.

Z - BiBfBtBiB B BsBgBif,,zB,,tBi-;- + В,В,В,В,В,В,В,В,В,,,В,В,,Д,,В,г,В,,В,, +Z - BiBfBtBiB B BsBgBif ,, zB ,, tBi -; - + В, В, В, В, В, В, В, В, В ,, В, В ,, Д ,, В, г, В ,, In ,, +

+в,,в,в,в,в,в,в,,в,,в,,в,,в,в,,в,,в,,+ +B,B,B,B,B,S,B,B,B,,B,,B,,B,,B,,B,,B,,B,,+ + В,В,В,В В,В,В:В В,В„В,,В,,В,,В,,В,,+ +В,В,В,В..ВАВЛВ,В,,В,,В,,В„В,,В„В,,+ +В,В,ВАВ,В,В,В,В,В,,В,,В,,В,,В,,В,,В,,++ in ,, in, in, in, in, in, in, in, in, in, in, in, in, in, in, in, in + B, B, B, B, B, S , B, B, B ,, B ,, B ,, B ,, B ,, B ,, B ,, B ,, B ,, +, +, B, B, B, B B, B, B: B B, B „B ,, В ,, В ,, В ,, В ,, + + В, В, В, В..ВВВЛВ, В ,, В ,, В ,, В „В ,, В„ В ,, + + В, B, BAB, B, B, B, B, B, B, B, B, B, B, B, B, B, B, +

.,,.iBi BliBl B,. ,,. iBi BliBl B,

илиor

и-Ыand-s

B.Bf. . .52,.i B2f, iBlf 2- -Bni-.B.Bf. . .52, .i B2f, iBlf 2- -Bni-.

z Vz v

i- Ii- i

Подава  на один нз входов «нуль и на другой «единицу можно получить все конъюнк- .By applying to one of the inputs “zero and to the other“ unit, you can get all conjunk-.

ции п-переменных.c-variables.

Параллельное включение нескольких входов модул  позвол ет выполнить любую конъюнкцию менее п-перемепных. Например, соединив параллельно входы ,Parallel connection of several inputs of the module allows you to perform any combination of less p-alternating. For example, by connecting inputs in parallel,

получим любую конъюнкцию двенадцати переменных .get any conjunction of twelve variables.

Дл  реализации с помошью данного модул  множества логических преобразований п и менее переменных на выходе модуль имеет диодFor the implementation with the help of this module of a set of logical transformations of p and less variables, the output of the module is a diode

D, соединенный с логическим элементом «ИЛИ. При параллельном соединении р да модулей путем короткого замыкани  их выходов обеспечиваетс  реализаци  любой логической функции п либо менее переменных.D connected to the logical element “OR. With parallel connection of a number of modules by short-circuiting their outputs, it is possible to implement any logical function or less variables.

2525

Предмет изобретени Subject invention

Универсальный логический модуль, содер30 жащий логические элементы «И и «НЕ иUniversal logic module containing the logical elements “AND and“ NOT and

логический элемент «ИЛИ, входы которогоlogical element "OR whose inputs

подключены к выходам логических элементов «И, отличающийс  тем, что, с целью расширени  функциональных возможностей модул , в нем установлены п логических эле1  +1 Г п+1 connected to the outputs of the logic elements "And, characterized in that, in order to expand the functionality of the module, it contains logic elements 1 +1 G n + 1

ментов «НЕ:cops "NOT:

логических элементовlogical elements

и (/г4-2) входных шины, причем (га+1) and (/ g4-2) input tires, and (ha + 1)

входов каждого -го логического элемента «И соединены с (2k-1) входными Шинами устройства через элементы «НЕ и с («+2- 2k) входными шинами устройства, кроме 2Й-ОЙ, непосредственно, выход логического элемента «ИЛИ подключен к выходу устройства через дополнительно установленный диод.the inputs of each i-th logical element “And are connected to (2k-1) input device Tires through the elements“ NOT and with (“+ 2-2k) input buses of the device, except for the 2nd-OY, directly, the output of the logical element“ OR connected to the output device through the additionally installed diode.

i t 3 5 6 7 4 fffSig BII SffBfj Bfjt Sij Sif Bfji t 3 5 6 7 4 fffSig BII SffBfj Bfjt Sij Sif Bfj

ипиgo

SU1755421A 1972-03-02 1972-03-02 SU411642A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1755421A SU411642A1 (en) 1972-03-02 1972-03-02

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1755421A SU411642A1 (en) 1972-03-02 1972-03-02

Publications (1)

Publication Number Publication Date
SU411642A1 true SU411642A1 (en) 1974-01-15

Family

ID=20505358

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1755421A SU411642A1 (en) 1972-03-02 1972-03-02

Country Status (1)

Country Link
SU (1) SU411642A1 (en)

Similar Documents

Publication Publication Date Title
SU411642A1 (en)
GB1195459A (en) Data-Collection System
SU797067A1 (en) Coder
SU1388843A1 (en) Device for comparing boolean derivatives
SU699523A1 (en) Interruption device
SU548857A1 (en) Code converter
SU625226A1 (en) Shaft angular position-to-code converter
SU402016A1 (en) DEVICE FOR SOLVING DIFFERENTIAL AND ALGEBRAIC EQUATIONS SYSTEMS
SU752330A1 (en) Number comparing device
SU1438007A2 (en) Series to parallel code converter
SU364089A1 (en) UNION h; ~~:; - ;: • -; '- • h / yy ^ -' ^^ tm / ^ s. ; : L: ;; - y '^; - ^ l; ^:' ^ "C ^ .h ^^ hi
SU1383346A1 (en) Logarithmic converter
SU790179A1 (en) Meandre frequency doubler
SU813743A1 (en) Pulse train shaper
SU525146A1 (en) Device for transmitting telemetric information
SU799008A1 (en) Shifting register
SU941991A1 (en) Binary to binary-decimal code converter
SU528689A1 (en) Trigger trigger
SU1492469A1 (en) Threshold logical element
SU637808A1 (en) Binary-to-binary-decimal code converter
SU782167A1 (en) Counter with weighed coding
SU780195A1 (en) Code transmitter
SU1048487A1 (en) Device for computing time interval ratio
SU378834A1 (en) DEVICE OF COMPUTING COMPUTER MACHINE WITH TWO-POSITIONAL PULSE SENSORS
SU960818A1 (en) Asynchronous priority device