SU796849A1 - Устройство дл формировани и хранени ВычЕТОВ пО МОдулю ТРи - Google Patents

Устройство дл формировани и хранени ВычЕТОВ пО МОдулю ТРи Download PDF

Info

Publication number
SU796849A1
SU796849A1 SU792721043A SU2721043A SU796849A1 SU 796849 A1 SU796849 A1 SU 796849A1 SU 792721043 A SU792721043 A SU 792721043A SU 2721043 A SU2721043 A SU 2721043A SU 796849 A1 SU796849 A1 SU 796849A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
trigger
outputs
comparison circuit
triggers
Prior art date
Application number
SU792721043A
Other languages
English (en)
Inventor
Валерий Владимирович Ткаченко
Михаил Александрович Летов
Original Assignee
Ордена Октябрьской Революции И Ордена Трудового Красного Знамени Предприятиеп/Я B-2969
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Октябрьской Революции И Ордена Трудового Красного Знамени Предприятиеп/Я B-2969 filed Critical Ордена Октябрьской Революции И Ордена Трудового Красного Знамени Предприятиеп/Я B-2969
Priority to SU792721043A priority Critical patent/SU796849A1/ru
Application granted granted Critical
Publication of SU796849A1 publication Critical patent/SU796849A1/ru

Links

Landscapes

  • Control By Computers (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ И ХРАНЕНИЯ ВЫЧЕТОВ ПО МОДУЛЮ ТРИ
Изобретение относитс  к вычислительной технике и дискретной авто матике. Устройство дл  формировани  и хранени  вычетов чисел по модулю три (свертка чисел по модулю три) предназначено в основном дл  контрол передачи кодов. Известно устройство дл  формировани  и хранени  контрольного кода по модулю три, содержащее два тригг ра, схемы совпадени  и собирательные схемы, позвол ющие .формировать. контрольный код дл  двоичных чисел, передаваемых с помощью сдвигающих тактов любой четности f. Однако такое устройство громоздк из-за большого количества схем совп дени , собирательных схем, а также множества св зей в устройстве, кром этого, в таком устройстве поступившие на вход импульсы информгщии про ход т через схе№л совпадени  и собирательные схемы последовательно, причем задержка поступлени  их на триггеры различна из-за различной длины цепей управлени  триггерами, что ограничивает быстродействие устройства задержкой наиболее длинн цепи управлени  триггерами. Известно также устройство дл  формировани  и хранени  вычетов чисел по модульэ три, содержащее два триггера, нулевые входы которых соединены с управл ющим входом устройства , два элемента задержки и два элемента ИЛИ (XI Недостатком этого устройства  вл етс  необходимость изменени  величины задержки в элементах задержки дл  систем с различной скоростью передачи информации, а также невысокое быстродействие устройства. Наиболее близким к предлагаемому  вл етс  устройство дл  формировани  и хранени  вычетов по модулю три, содержащее два триггера, входы исходной установки которых соединены с входом исходной установки устройства , два элемента ИДИ, дещифратор и элемент Исключающее ИЛИ , первый вход которого соединен с выходом первого триггера pj . Недостатком такого устройства  вл етс  сложность схемы, невысокое быстродействие вследствие задержки в элементах,через которые последовательно проход т сигналы при работе устройства, невысока  надежность. Цель изобретени  - упрощение уст ройства. Поставленна  цель достигаетс  тем, что в устройство дл  формировани  и хранени  вычетов по модулю три, содержащее первый и второй триггеры, элемент ИЛИ и схемы сравнени , причем установочный вход устройства соединен с установочным входом первого и второго триггеров, нулевой выход первого триггера соединен с первым входом основной схемы сравнени , в устройство введена дополнительна  схема сравнени  и элемент И-НЕ, причем выходы элементов И-НЕ и ИЛИ  вл ютс  соответственно первым и вторым выходами устройства, единичный выход второго триггера соединен с первым входом до полнительной схемы сравнени , вторые входы основной и дополнительной схем сравнени  соединены с управл ющим входом устройства, выход основной схемы сравнени  соединен с первы входом элемента И-НЕ, с информационным входом второго трриггера и с первым входом элемента ИЛИ, выход дополнительной схемы сравнени  соединен со вторыми входами элементов И-НЕ, ИЛИ и с информационным входом первого триггера, информационный вх устройства соединен с синхронизацио ным входом первого и второго триггеров . На чертеже представлена схема уст ройства дл  формировани  и хранени  вычетов.по модулю три, где 1 и 2 соответственно первый и второй триг ры, соединенные с установочным входом в исходное состо ние R и синхронизационным входом с информацион ным входом устройства К, основна  3 и дополнительна  4 схемы сравнени , выходы которых соединены со вхо дами элемента 5 И-НЕ и элемента 6 ИЛИ, выходы элементов 5 и 6 соедине ны с выходами 7 и 8 устройства, управл ющий вход 9 устройства. Устройство позвол ет формировать вычеты чисел 01, 10 и 11 на выходах 7 и 8 при поступлении на вход К двоичного кода числа младшими разр дами вперед. Устройство работает следующим образом. В исходном состо нии после посту лени  импульса на вход R устройства на выходах 7 и 8 состо ние 11, на выходе триггера 1 уровень 1, на в ходе триггера 2 уровень О, на управл ющем входе 9 устройства уровен О (т. е. ожидаемый разр д кода числа имеет значение весовой функци равное 1), при этом сигнал с триггеров 1 и 2 проходит через осно ную 3 и дополнительную 4 схемы срав нени  на J - входы триггеров 2 и 1 без инверсии, т. е. на J - входе триггера 1 уровень О, а на J - вх де триггера 2 уровень 1, при значении 1 в первом разр де кода числа , поступающего в устройство, на вход К приходит импульс, по которому на выходах триггеров 1 и 2 устанавливаетс  состо ние 11, до поступлени  на вход устройства второго разр да кода числа, на входе 9 устанавливаетс  уровень 1 (т. е. ожидаемый разр д кода числа имеет значени  весовой функции, равное 2), при этом сигналы с триггеров 1 и 2 проход т через основную 3 и дополнитель ную 4 схемы сравнени  с инверсией, т. е. на J - входах триггеров 1 и 2 уровни О, а на выходах устройства 7 и 8 состо ние 10, при значении 1 во втором разр де кода числа, поступающего в устройство, на вход К приходит импульс, по которому на выходах триггеров 1 и 2 устанавливаетс  состо ние 10, на входе 9 устройства устанавливаетс  уровень О (т. е. ожидаемый разр д кода числа имеет значение весовой функции, равное 1), при этом сигналы с триггеров 1 и 2 проход т через основную 3 и дополнительную 4 схемы сравнени  с инверсией, т. е. на выходах устройства 7 и 8 устанавливаетс  состо ние 11, в случае поступлени  на вход устройства разр да кода числа со значением О, импульс на вход К не поступает и изменени  состо ний триггеров не происходит, значение уровн  на входе 9 измен етс  после поступлени  каждого разр да кода числа в соответствии со значением весовой функции следующего ожидаемого разр да кода, т. е. происходит переключение схем 3 и 4 сравнени  на передачу сигналов с выходов триггеров 1 и 2 на входы схем 3 и 4 сравнени  либо с инверсией, либо без инверсии. Значени  вычетов чисел по модулю три дл  различных комбинаций двоичного кода восьмиразр дного числа, поступившего в устройство на восьмиразр дный входной регистр, а также значение весовой функции каждого следующего поступающего в устройство разр да кода числа приведены в табл. 1. При нечетном количестве разр дов в регистре дл  числа, поступившего в устройство, выходы 7 и 8  вл ютс  соответственно выходами млгицшего и старшего разр дов вычета. Значени  вычетов чисел по модулю три дл  различных комбинаций двоичного кода селшразр дного числа, поступившего в устройство на семиразр дный входной регистр, а также значение весовой функции каждого следующего поступающего в устройство разр да кода числа приведены в табл. 2.ц
Наличие в предлагаемом устройстве чополнительной схемы 4 сравнени  и
элемента И-НЕ позвол ет упростить устройство.

Claims (3)

  1. Таблица Формула изобретени  Устройство дл  формировани  и хранени  вычетов по модулю три, содержащее первый и второй триггеры, элемент ИЛИ и схемы сравнени , приче установочный вход устройства соедине с установочным входом первого и вто рого триггеров, нулевой выход первого триггера соединен с первым входом основной схемы сравнени , о т л ича ю щ е ее   тем, что, с целью упрощени , устройство содержит допол нительную схему сравнени  и элемент И-НЁ, причем выходы элементов И-НВ и ИЛИ  вл ютс  соответственно первым и вторым выходами устройства, единичный выход, второго триггера сое .динен с первым входом дополнительной схемы сравнени , вторые входы основной и дополнительной схем сравнени  соединены с управл ющим входом устройства , выход основной схемы сравнени  соединен с первым входом элемента И-НЕ, с информационным входом второго триггера и с первьлм входом элемента ИЛИ, выход дополнительной схемы сравнени  соединен со вторыми входами элементов И-НЕ, ИЛИ и с информационным -входом первого триггера, информационный вход устройства соединен с синхронизационным входом первого и второго триггеров. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 351218, кл. G Об F 11/10, 1970.
  2. 2.Авторское свидетельство СССР 473184, кл. G Об F 11/10, 1973.
  3. 3.Авторское свидетельство СССР 637821, кл. G 06 F 11/10, 1976 (прототип).
SU792721043A 1979-02-06 1979-02-06 Устройство дл формировани и хранени ВычЕТОВ пО МОдулю ТРи SU796849A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792721043A SU796849A1 (ru) 1979-02-06 1979-02-06 Устройство дл формировани и хранени ВычЕТОВ пО МОдулю ТРи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792721043A SU796849A1 (ru) 1979-02-06 1979-02-06 Устройство дл формировани и хранени ВычЕТОВ пО МОдулю ТРи

Publications (1)

Publication Number Publication Date
SU796849A1 true SU796849A1 (ru) 1981-01-15

Family

ID=20808675

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792721043A SU796849A1 (ru) 1979-02-06 1979-02-06 Устройство дл формировани и хранени ВычЕТОВ пО МОдулю ТРи

Country Status (1)

Country Link
SU (1) SU796849A1 (ru)

Similar Documents

Publication Publication Date Title
US4498174A (en) Parallel cyclic redundancy checking circuit
SU796849A1 (ru) Устройство дл формировани и хранени ВычЕТОВ пО МОдулю ТРи
SU558658A3 (ru) Устройство дл передачи цифровой информации
SU1741271A2 (ru) Преобразователь кодов
SU1022151A1 (ru) Устройство дл последовательного выделени единиц из @ -разр дного двоичного кода
SU1116547A1 (ru) Устройство дл выделени рекуррентного синхросигнала
SU543183A1 (ru) Устройство приема сигналов синхронного запуска
SU767842A1 (ru) -Разр дное счетно-сдвиговое устройство
SU964631A1 (ru) Устройство дл сравнени чисел
SU1043636A1 (ru) Устройство дл округлени числа
SU1010717A1 (ru) Генератор псевдослучайных последовательностей
SU512591A1 (ru) Устройство выделени рекуррентного синхросигнала с исправлением ошибок
SU801258A1 (ru) -Разр дный двоичный счетчик
SU1363214A1 (ru) Устройство дл формировани остатка по произвольному модулю от числа
SU907846A1 (ru) Декодирующее устройство
SU1695308A2 (ru) Пирамидальна свертка по модулю три
SU965006A1 (ru) Устройство циклового фазировани аппаратуры передачи двоичных сигналов
SU1580368A1 (ru) Устройство дл предсказани четности результата сдвигател
RU1781680C (ru) Устройство дл сортировки чисел
SU444190A1 (ru) Устройство дл вычислени функций упор доченного выбора
SU1081637A1 (ru) Устройство дл ввода информации
SU763889A1 (ru) Устройство дл выделени максимального из чисел
SU1005026A1 (ru) Устройство дл определени количества единиц в двоичном коде N-разр дного числа
SU886249A1 (ru) Модуль двоичного счетчика
SU1304016A1 (ru) Устройство дл определени наименьшего общего кратного чисел