SU783787A1

SU783787A1 - Converter of binary code into binary-decimal code of degrees and minutes

Info

Publication number: SU783787A1
Application number: SU792705705A
Authority: SU
Inventors: Иван Людвигович Колодчак; Иванна Павловна Вергун
Original assignee: Предприятие П/Я В-8751
Priority date: 1979-01-04
Filing date: 1979-01-04
Publication date: 1980-11-30

Description

Изобретение относится к области автоматики и цифровой вычислительной техники и может быть использовано в специализированных преобразующих устройствах и системах сбора информации.The invention relates to the field of automation and digital computing and can be used in specialized converting devices and information collection systems.

Известен преобразователь двоичного кода в двоично-десятичный код градусов и минут [Ϊ] , содержащий распределитель импульсов, первый вход которого подключен к управляющему входу статического регистра, первая группа выходов которого соединена с выходами преобразователя.A known converter of a binary code to a binary decimal code of degrees and minutes [Ϊ], containing a pulse distributor, the first input of which is connected to the control input of the static register, the first group of outputs of which is connected to the outputs of the converter.

Недостаток известного преобразо- 15 вателя состоит в малом быстродействии, связанном с последовательным алгоритмом обработки чисел.A disadvantage of the known converter is its low speed associated with a sequential algorithm for processing numbers.

Наиболее близким· к изобретению по технической сущности и схемному решению является преобразователь двоичного кода в двоично-десятичный код градусов и минут [2^, содержащий первый статический регистр, состоящий из триггерных тетрад единиц минут , единиц и десятков градусов, старшей диоды и триады десятков минут, второй 'статический регистр, первый и второй блоки¹коррекции, коммутатор, распределитель импульсов и блок элементов ИЛИ, выходы которого соединены с соответствующим! информационными входами ^второго ста³ тическсгго регистра, выход i-го (i=l-3) разряда которого соединен с информационными входами (i+l)-x разрядов всех тетрад и триады первого статического регистра, выход третьего разряда второго статического регистра соединен с информационным вхо· дом первого разряда тетрады единиц градусов первого статического регист· ра, выход четвертого разряда второго статического регистра - с информационными входами первых разрядов триады десятков минут, тетрады десятков градусов и старшей диады первого статического 'регистра, первая 20 группа выходов которого подключена к выходам преобразователя,’а выходы коммутатора соединены с входами первого блока коррекции, группа выходов которого связана (соответствен25 но с первой группой входов блока эле· ментов ИЛИ, выход старшего' разряда первого блока коррекции соединен с входом старшего 'разряда второго статического регистра, а вторая группа 30 входов блока элементов ИЛИ связана соответственно с выходами второго блока коррекции.The closest to the invention in terms of technical nature and circuit design is a binary code to binary decimal code of degrees and minutes [2 ^ containing the first static register consisting of trigger tetrads of units of minutes, units and tens of degrees, a senior diode and a triad of tens of minutes , the second 'static register, the first and second blocks ¹ correction, switch, pulse distributor and block of elements OR, the outputs of which are connected to the corresponding! second data inputs ^ hundred tichesksggo register ^3, the output i-th (i = l-3) discharge of which is connected to data inputs (i + l) -x discharges all tetrads and triads first static register, a third register of the second static discharge outlet is connected to informational input of the first category of a tetrad of units of degrees of the first static register, output of the fourth category of the second static register with information inputs of the first bits of the triad of tens of minutes, a tetrad of tens of degrees and the highest dyad of the first static 'register, the first 20 group of outputs of which is connected to the outputs of the converter,' and the outputs of the switch are connected to the inputs of the first correction block, the group of outputs of which is connected (respectively, 25 but with the first group of inputs of the block of OR elements, the output of the senior 'discharge of the first correction block is connected to the input of the senior 'discharge of the second static register, and the second group of 30 inputs of the block of OR elements is connected respectively with the outputs of the second correction block.

Недостаток этого устройства состоит в низком быстродействии, обусловленном тем, что на каждый цикл преобразования одного разряда двоичного кода затрачивается восемь тактов, а также инвариантностью времени преобразования по отношению к абсолютной величине преобразуемого кода, т.е. время преобразования каждой из 2 двоичных комбинаций одинаково.The disadvantage of this device is its low speed, due to the fact that eight cycles are spent for each conversion cycle of one bit of the binary code, as well as the invariance of the conversion time with respect to the absolute value of the converted code, i.e. the conversion time of each of the 2 binary combinations is the same.

Целью изобретения является повышение быстродействия.The aim of the invention is to increase performance.

Поставленная цель достигается тем, т|то в преобразователь двоичного кода в двоично-десятичный код градусов и минут, содержащий первый статический регистр, состоящий из триггерных тетрад единиц минут, единиц и десятков градусов, старшей диады и триады десятков минут, второй статический регистр, первый и второй блоки коррекции, коммутатор, распределитель импульсов и блок элементов ИЛИ, выходы которого соединены с соответствующими информационными входами второго Статического регистра, выход i-ro (i=l-3) разряда которого соединен с информационными входами (1+1)-х.разрядов всех тетрад и триады первого статического регистра, выход третьего разряда второго статического регистра соединен с информационным входом первого разряда тетрады единиц градусов первого статического регистра, выход четвертого разряда второго статического регистра - с информационными входами первых разрядов триада десятков минут, тетрады десятков градусов и старшей диады первого статического регистра, первая группа выходов которого подключена к выходам преобразователя, а выхода коммутатора связаны с входами первого блока коррекции, группа выходов которого соединена соответсвенно с первой группой входов блока элементов ИЛИ, выход старшего разряда первого блока коррекций соединен с входом старшего разряда второго статического регистра, а вторая группа входов блока элементов ИЛИ связана соответственно с выходами второго блока коррекции, дополнительно включены третий статический регистр, состоящий из тетрад единиц минут, единиц и десятков градусов и триада десятков минуте два элемента ИЛИ, два элемента И и триггер. При этом первый выход распределителя импульсов соединен с первым входом коммутатора, первым входом первого элемента ИЛИ, первыми входами тетрады десятков градусов третьего статического регистра, первыми входами трех старших разрядов тетрады единиц минут й первым входом младшего разряда триады десятков минут первого статического регистра и первым входом первого элемента И. Второй выход распределителя импульсов связан со вторым входом коммутатора, первыми входами тетрады единиц градусов третьего статического регистра, первыми входами трех старших разрядов тетрады десятков градусов и первыми входами старшей диады первого' статического регистра. Третий выход распределителя импульсов соединен с первым входом второго блока коррекции, первыми входами триады десятков минут третьего статического регистра, вторым входом первого элемента ИЛИ, первыми входами трех старших разрядов тетрады единиц градусов и первым входом младшего разряда тетрады десятков градусов первого статического регистра. Четвертый выход распределителя импульсов подключен к третьему входу коммутатора, к первым входам тетрады единиц минут третьего статического регистра, К первым входам двух старших раэрядов триады десятков минут и к первому входу младшего разряда тетрады единиц градусов первого статического,, регистра , вторые выходы всех тетрад и триады которого соединены с информационными входами соответствующих тетрад и триады третьего статического регистра, группы выходов каждой из тетрад которого, начиная со старшей, соединены соответственно с четвертым, пятым и шестым входом коммутатора. Группа выходов триады третьего статического регистра связана со вторым входом второго блока коррекции. Выход первого элемента ИЛИ соединен с первым входом вто-: рого элемента И, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, а выход - с первым входом младшего разряда тетрады единиц минут первого статического регистра. Первый выход этого разряда соединен с входом триггера, прямой выход которого связан со вторым входом первого элемента И, а инверсный - со вторым входом второго элемента И.This goal is achieved by t | then into a binary code to binary decimal code of degrees and minutes, containing the first static register consisting of trigger tetrads of units of minutes, units and tens of degrees, the highest dyad and triad of tens of minutes, the second static register, the first and the second correction blocks, a switch, a pulse distributor and a block of OR elements, the outputs of which are connected to the corresponding information inputs of the second Static register, the i-ro (i = l-3) discharge of which is connected to the information by the inputs of the (1 + 1) -x bits of all tetrads and triads of the first static register, the output of the third bit of the second static register is connected to the information input of the first bit of the tetrad unit of degrees of the first static register, the output of the fourth bit of the second static register is connected with the information inputs of the first bits a triad of tens of minutes, tetrades of tens of degrees and the highest dyad of the first static register, the first group of outputs of which is connected to the outputs of the converter, and the outputs of the switch are connected to the input and the first correction block, the group of outputs of which is connected respectively with the first group of inputs of the block of OR elements, the output of the highest bit of the first block of corrections is connected to the input of the highest bit of the second static register, and the second group of inputs of the block of elements of OR is connected respectively with the outputs of the second correction block, are additionally included the third static register, consisting of tetrades of units of minutes, units and tens of degrees, and a triad of tens of minutes, two OR elements, two AND elements, and a trigger. In this case, the first output of the pulse distributor is connected to the first input of the switch, the first input of the first OR element, the first inputs of the tens of degrees of the third static register, the first inputs of the three most significant bits of the minutes of units, the first input of the least significant bits of the triad of tens of minutes of the first static register and the first input of the first element I. The second output of the pulse distributor is connected to the second input of the switch, the first inputs of a tetrad of units of degrees of the third static register, the first inputs three MSBs and tetrad tens of degrees the first inputs of a dyad oldest first 'static register. The third output of the pulse distributor is connected to the first input of the second correction block, the first inputs of the tens of minutes of the third static register, the second input of the first OR element, the first inputs of the three most significant bits of the tetrad unit of degrees and the first input of the least significant bit of the tetrad of tens of degrees of the first static register. The fourth output of the pulse distributor is connected to the third input of the switch, to the first inputs of the tetrad of units of minutes of the third static register, to the first inputs of the two highest ranks of the triad of tens of minutes and to the first input of the least significant part of the tetrad of units of degrees of the first static register, the second outputs of all tetrads and triads which are connected to the information inputs of the corresponding notebooks and triads of the third static register, the output groups of each of the notebooks of which, starting with the oldest, are connected respectively to the even fifth, fifth and sixth input of the switch. The group of outputs of the triad of the third static register is connected with the second input of the second correction block. The output of the first OR element is connected to the first input of the second: AND element, the output of which is connected to the first input of the second OR element, the second input of which is connected to the output of the first AND element, and the output is connected to the first input of the least significant bit of the notebook of units of minutes of the first static register. The first output of this discharge is connected to the input of the trigger, the direct output of which is connected with the second input of the first element And, and the inverse - with the second input of the second element I.

На чертеже приведена структурная схема предлагаемого преобразователя.The drawing shows a structural diagram of the proposed Converter.

В ее состав входят второй, первый и третий статические регистры 1-3, соответственно первый и второй из которых состоят^соответственно из тетрады десятков градусов 4,5, тетрады единиц градусов 6,7, триады десятков минут 8,9, тетрады единиц минут 10,11, два двухвходовых элемента И 12,13, два двухвходозых элемента ИЛИ 14,15, распределитель 16 импульсов, коммутатор 17, первый и второй блоки 18,19 коррекции, соответственно, блок элементов ИЛИ 20 триггер 21.It consists of the second, first and third static registers 1-3, respectively, the first and second of which consist ^ of a tetrad of tens of degrees 4.5, tetrades of units of 6.7 degrees, triads of tens of minutes 8.9, tetrads of units of minutes 10, respectively , 11, two two-input elements AND 12.13, two two-input elements OR 14.15, a pulse distributor 16, a switch 17, the first and second correction blocks 18.19, respectively, the block of OR elements 20 trigger 21.

όό

Назначение узлов преобразователя следующее iThe purpose of the converter nodes is as follows i

Первый статический регистр 1 служит для хранения промежуточных значений преобразуемого кода и выдачи окончательного результата преобразования.The first static register 1 is used to store intermediate values of the converted code and provide the final result of the conversion.

Второй статический регистр 2 предусмотрен для хранения четырехразрядной скорректированной информации до окончания такта коррекции данной тет- 1 рады или триады.The second static register 2 is provided for storing four-bit corrected information until the end of the correction cycle of the given tet-1 rad or triad.

Третий статический регистр 3 предназначен для промежуточного запоминания кодов тетрад и триады, поступающих для коррекции. Необходимость в таком промежуточном запоминании возникает потому, что одним и тем же тактовым импульсом в предлагаемом преобразователе осуществляются подача кода для коррекции и запись скорректированного кода. *The third static register 3 is designed for intermediate storage of codes of notebooks and triads that are received for correction. The need for such an intermediate memorization arises because with the same clock pulse in the proposed converter, the code for correction is recorded and the corrected code is recorded. *

Элементы И 12 и 13, элемент ИЛИ 14 и триггер 21 используются для подачи на управляющий вход младшего разряда тетрады единиц минут первого статического регистра тактового импульса или тактовых импульсов, формируемых первым элементом ИЛИ 15, в зависимости от вида преобразуемого кода.The elements AND 12 and 13, the OR element 14 and the trigger 21 are used to supply to the control input of the least significant bit of the tetrad unit of minutes the first static register of the clock pulse or clock pulses generated by the first element OR 15, depending on the type of code being converted.

Распределитель импульсов 16 формирует импульсы, необходимые для син- 30 хронизации работы всех узлов преобразователя.The pulse distributor 16 generates the pulses necessary to synchronize the operation of all nodes of the converter.

Коммутатор 17 служит для поочередного приема содержимого тетрад и выдачи на первый блок коррекции и пред- 35 ставляет собой элементы И для разрядов каждой тетрады.The switch 17 serves for alternately receiving the contents of the notebooks and issuing them to the first correction unit, and represents the And elements for the digits of each notebook.

Первый блок 18 коррекции предназначен для коррекции содержимого тетрад и представляет собой комбинацион- 40 ную схему со следующей зависимостью между' входными и выходными сигналами.The first correction block 18 is intended for correction of the contents of the notebooks and is a combinational circuit 40 with the following relationship between the input and output signals.

Вход: Entrance: 0000, 0100, 1000, 0000, 0100, 1000 0001, 0101, 1001. 0001, 0101, 1001. 0010, оно, 0010, it is, Ό0Ι1, 0111, Ό0Ι1, 0111, 45 45 Выход: Exit: 0000, 0000, 0001, 0001, 0010, 0010, ООН, UN, 0100, 0100, 1000, 1000 1001, 1001, 1010, 1010, 1011, 1011, 1100 1100

Входные комбинации двоичных .кодов, jq большие или равные пяти блокам коррекции, увеличиваются на три.Input combinations of binary .codes, jq greater than or equal to five correction blocks, are increased by three.

Второй блок 19 коррекции предусмотрен для приема, анализа и коррекции содержимого триады десятков минут й представляет собой комбинационную схему, зависимость между входными и выходными кодами которой следующая:The second block 19 of the correction is provided for receiving, analyzing and correcting the contents of the triad of tens of minutes and represents a combination circuit, the relationship between the input and output codes of which is as follows:

Вход: ООО, 001, 010, 011, 100,101,Entrance: LLC, 001, 010, 011, 100,101,

Выход: 000, 001, 010, 100, 101,110.60 Входные комбинации кода триада, большие или равные трем, корректором увеличиваются на единицу.Output: 000, 001, 010, 100, 101,110.60 The input combinations of the triad code, greater than or equal to three, by the corrector are increased by one.

Работает преобразователь следующим образом. 65The converter operates as follows. 65

Перед началом преобразования, каждого из кодов вОе триггеры, начальное состояние которых влияет на результат преобразования, должны быть установлены в нулевое состояние, К ним относятся все триггеры перво:·: о, второго и третьего статических регистров, а также триггер 21. -Распределитель импульсов вырабатывает такт Т. , по которому осуществляются запись старg шего разряда преобразуемого кола в младший регистр тетрада единиц :/ нут первого статического регистра., запись содержимого второго статического регистра в соответствующие разряды первого статического регистра,Before starting the conversion, each of the codes in OO triggers, the initial state of which affects the result of the conversion, must be set to zero, These include all first triggers: ·: о, second and third static registers, as well as trigger 21. - Pulse distributor produces a clock cycle T., according to which the oldest bit of the converted stake is recorded in the lower register of the unit tetrad: / chickens of the first static register., the contents of the second static register are written into the corresponding bits Vågå static register,

Э перепись содержимого тетрады десятков градусов первого статического регистра в соответствующую тетраду третьего статического регистра, а также разрешающая коррекция содержи0 мого тетрады десятков градусов третьего статического регистра и запись его во второй статический регистр.This is a transfer of the contents of a tens of degrees tetrads of the first static register to the corresponding tetrads of the third static register, as well as allowing correction of the contents of tens of degrees of the third static register and writing it to the second static register.

Допустим, что старший разряд преобразуемого кода значащий (равен .1) . Тогда изменение состояния младшего разряда тетрады единиц минут'кыньвает срабатывание триггера 21., скорый запрещает прохождение на управляющий вход указанного разряда тактов (Ί/ , разрешив при этом прохождение такта Т_и. По такту Т^. происходят запись скорректированной тетрады десятков градусов, находящейся к этому времени в статическом регистре 2, в соответствующие разряды первого статического регистра, а также подача на коррекцию и собственно коррекция тетрады единиц градусов. По третьему такту опять происходят запись скорректированной тетрады единиц градусов и подача на коррекцию и коррекция триады десятков минут. Четвертый такт осуществляет запись скорректированной триада, а также подает на коррекцию и корректирует тетраду единиц минут. После прихода следующего такта Т₇ заносится очередной разряд преобразуемого кода и весь цикл умножения на 2 и добавления сигналов переноса в старшие тетрады или триады повторяется. Полное преобразование входного -.ода заканчивается (п-1)-м циклом, где η - значность преобразуемого кода,Assume that the high order bit of the converted code is significant (equal to .1). Then, the change in the state of the least significant discharge of the tetrad of units of minutes stops the operation of trigger 21. The fast one prohibits the passage of the indicated discharge of ticks (Ί /, while allowing the passage of the beat T _and . According to the beat T ^., The corrected tetrad of tens of degrees at this time in static register 2, in the corresponding bits of the first static register, as well as applying for correction and actually correcting the tetrad units of degrees. тет tetrads of units of degrees and applying for the correction and correction of the triad of tens of minutes. The fourth measure records the corrected triad, and also feeds the correction and corrects the tetrad of units of minutes. After the arrival of the next measure T _{7, the} next digit of the converted code and the whole cycle of multiplication by 2 and the addition of the transfer signals to the senior notebooks or triads is repeated.A complete conversion of the input -.ode ends in the (n-1) -th cycle, where η is the value of the converted code,

Рассмотрим функционирование преобразователя в случае, когда i стагших. разрядов преобразуемого хода равны нулю. Все i старших разрядов не изменят состояния триггера 21, а. поэтому на управляющий вход младшего разряда тетрады единиц минут первого статического регистра будут ‘поступать такты, формируемые элементом ИЛИ 15 (T.j Tj) , что увеличит скорость преобразования кода. Операции записи и коррекции, осуществляющиеся по тактам Т_л - , производятся с нулевыми кодами, поэтому срыв цикла обработки одного разряда не приводит к искажению результата преобразования.Consider the operation of the Converter in the case when i stagnant. bits of the converted stroke are equal to zero. All i high-order bits will not change the state of trigger 21, but. therefore, the steps of the OR element 15 (Tj Tj) will be received at the control input of the least significant digit of the unit of minutes of the first static register, which will increase the speed of code conversion. Recording and correcting operations carried out in cycles T _n -, produced with zero codes so disruption of one discharge processing cycle does not distort the result of the conversion.

Оценим быстродействие предлагаемого устройства. Пусть f - количество всех тактов Т , Т-, Т, и Т/ за единицу времени.Rate the performance of the proposed device. Let f be the number of all measures of T, T-, T, and T / per unit time.

Количество п--эначных кодов, которые могут быть преобразованы за это же; время предлагаемым устройством Y_s; при условии, что'старший разряд преобразуемой величины равен 1, рав,но_;The number of n - digit codes that can be converted for the same; the time of the proposed device Y _s ; provided that the oldest digit of the converted value is 1, equal to but_;

V__i—.V__i—.

У 4 (η - 4)Y 4 (η - 4)

Очевидно, что если бреди преобразуемых кодов есть такие, которые содержат в старших разрядах нули, то быстродействие предлагаемого устройства еще дополнительно увеличится.Obviously, if there are such codes that contain zeros in the higher digits, the speed of the proposed device will further increase.

В другом крайнем случае, когда (0-1) старших разрядов имеют значение нуль, быстродействие предлагаемого устройства будет в четыре раза больше быстродействия преобразователярJ.In the other extreme case, when (0-1) high order bits are zero, the speed of the proposed device will be four times the speed of the transducer pJ.

Кроме того, в предлагаемом устройстве значительно упрощается распределитель импульсов.In addition, the proposed device greatly simplifies the pulse distributor.

Claims

1. Author's certificate of the USSR 616627, cl. G 06 F 5/02, 1976.

2. USSR author's certificate

No. 603985, CL, C 06 F 5 / 02,1976 (prototype).