SU766011A1 - Switching apparatus - Google Patents
Switching apparatus Download PDFInfo
- Publication number
- SU766011A1 SU766011A1 SU772552373A SU2552373A SU766011A1 SU 766011 A1 SU766011 A1 SU 766011A1 SU 772552373 A SU772552373 A SU 772552373A SU 2552373 A SU2552373 A SU 2552373A SU 766011 A1 SU766011 A1 SU 766011A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- 2ili
- switching
- switching stage
- Prior art date
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
1one
Изобретение относитс к автоматике .This invention relates to automation.
Известны коммутаторы, содержаидие входные и выходные информационные ши- . ны и ступени коммутации, а также эле-5 менты 2И-2ИЛИ и 2И-ЗИЛИ l .Known switches, containing input and output information shi--. and stages of switching, as well as ele-5 cops 2I-2ILI and 2I-ZILI l.
Наиболее близким техническим решением к изобретению вл етс коммутатор , содержащий п входных и п выходных информационных шин и (п-1) сту- 10 пеней коммутации, кажда i-та из KOTOE4JX содержит два элемента 2И2ИЛИ и (i-1) элементов 2И-ЗИЛИ, причем первые входы элементов 2И-2ИЛИ и 2И-ЗИЛИ i-той ступени коммутации динены с (i + 1) входной информационной шиной, выход первого элемента 2И-2ИЛИ i-той ступени коммутации подключен к третьим входам первых элементов 2И-2ИЛИ и 2И-ЗИЛИ (i41)-ой 20 ступени коммутации, а выход второго элемента 2И-2ИЛИ -той ступени коммутации соединен с третьим входом второго элемента 2И-2ЙЛИ и п тым входом последнего элемента 2И-ЗИЛИ (|+1)-ой 25 ступени коммутации, причем выход j-ro элемента 2И-ЗИЛИ i-той ступени коммутации подключен к п тому входу j-ro элемента 2И-ЗИЛИ и третьему входу ()TO элемента 2И-ЗИЛИ( i + 1)-ойзоThe closest technical solution to the invention is a switch containing n input and p output information buses and (p-1) step-10 switching layers, each i-that of KOTOE4JX contains two elements 2I2IL or (i-1) elements 2I-ZILI , with the first inputs of elements 2I-2ILI and 2I-ZILI of the i-th switching stage of the dinena with (i + 1) input information bus, the output of the first element 2I-2IL or of the i-th switching stage is connected to the third inputs of the first elements 2I-2ILI and 2I -ZIL (i41) -th 20 switching stage, and the output of the second element 2I-2IL or -th switching stage connected to the third input of the second element 2И-2ЙЛИ and the fifth input of the last element 2И-ЗИЛИ (| +1) of the 25th switching stage, and the output of the j-ro element 2И-ЗИЛИ of the i-th stage of switching is connected to the fifth input j- ro of element 2И-ЗИЛИ and the third input () TO element 2И-ЗИЛИ (i + 1) -озо
ступени коммутации, при этом перва входна информационна шина соединена с третьими входами элементов 2И2ИЛИ первойступени коммутации, а выходы элементов 2И-2ИЛИ и 2И-ЗИЛИ последней ступени коммутации подключены к выходным информационным шинам И .switching stages, while the first input information bus is connected to the third inputs of the 2I2IL elements of the first switching stage, and the outputs of the 2I-2ILI and 2I-ZILI elements of the last switching stage are connected to the output information buses I.
Недостатком известных устройств вл етс низка надежность функционировани .A disadvantage of the known devices is low reliability of operation.
Цель изобретени - повышение надежности коммутатора.The purpose of the invention is to increase the reliability of the switch.
Это достигаетс тем, что в коммутаторе , содержащем п входных и п выходных информационных шин и (п-1) ступеней коммутации, кажда 1-та из которых содержит два элемента 2И2ИЛИ и (i-1) элементов 2И-ЗИЛИ, причем первые входы элементов 2И-2ИЛИ и 2И-ЗИЛИ i-той ступени коммутации соединены с (1+1) входной информационной шиной, выход первого элемента 2И-2ИЛИ i-той ступени коммутаций подключен к третьим входам первых элементов 2И-2ИЛИ и 2И-ЗИЛИ (|+1)-ой ступени коммутации, а выход второго элемента 2И-2ИЛИ i -той ступени коммутации соединен с третьим входом второго элемента 2И-2ИЛИ и п тым входомThis is achieved by the fact that in a switch containing n input and n output information buses and (n-1) switching stages, each one of which contains two 2I2IL elements and (i-1) 2I-ZILI elements, and the first inputs of the elements 2I-2ILI and 2I-ZILI of the i-th switching stage are connected to (1 + 1) input information bus, the output of the first 2I-2IL element of the i-th switching stage is connected to the third inputs of the first 2I-2ILI and 2I-ZILI elements (| + 1) -th switching stage, and the output of the second element 2I-2IL or the i -th switching stage is connected to the third input of the second element 2I-2ILI and fifth input
последнего элемента 2И-ЗИЛИ ()-ой ступени коммутации, причем выход jго элемента 2И-ЗИЛИ i-той ступени коммутации подключен к п тому входу j-ro элемента 2И-ЗИЛИ и третьему входу {|+1)-го элемента 2И-ЗИЛИ )-о ступени коммутации, при этом перва входна информационна шина соединена с третьими входами элементов 2И-2ИЛИ первой ступени коммутации,а выходы элементов 2И-2ИЛИ и 2И-ЗИЛИ последней ступени коммутации подключены к выходным информационным шинам , в i-той ступени коммутации введен (+1) канальный распределитель и (i-1) элементов ИЛИ, при этом установочные входы каждого распределител соединены с соответствующими управл ющими шинами, а синхронизирующий вход распределител последующей ступени коммутации подключен к выходу переноса последнего разр да распределител предьщущей ступени коммутации , а синхронизирующий вход распределител первой ступени коммутации соединен с шиной тактировани , при этом в каждой ступени коммутации кроме первой, выход первого разр да распределител соединен со вторым пр мым и с четвертым инверсным входами первого элемента 2И-2ИЛИ и с четвертым входом первого элемента 2ИЗИЛИ , а в первой ступени коммутации со вторым пр мым и четвертым инверсным входами первого элемента 2И-2ИЛИ и четвертым входом второго элемента 2И-2ИЛИ, выход последнего разр да распределител подключен ко второму входу второго элемента 2И-2ИЛИ, а выход К-гр разр да распределител соединен со вторым входом {К.-1)-го элемента 2И-ЗИЛИ, причем в i-той ступени коммутации выходы разр дов распределител с первого по 1-тый соединены со входами первого элемента ИЛИ выход которого подключен к шестому инверсному входу последнего элемента 2И-ЗИЛИ и четвертому входу второго элемента 2И-2ИЛИ, а входы т-го элемета ИЛИ соединены с выходами разр дов с первого по (1-т+1)-ыП распределител , а выход подключен к шестому инверсному входу (i-m)-ro и к четвертому входу (i-nn-l)-ro элементов 2ИЗИЛИ .The last element 2И-ЗИЛИ () -th switching stage, and the output of the jth element 2И-ЗИЛИ i-that switching stage is connected to the fifth input of the j-ro element 2И-ЗИЛИ and the third input {| +1) -th element 2И-ЗИЛИ ) -o switching stages, with the first input information bus connected to the third inputs of the 2I-2ILI elements of the first switching stage, and the outputs of the 2I-2ILI and 2I-ZILI elements of the last switching stage are connected to the output information buses, in the i-th switching stage entered (+1) channel distributor and (i-1) OR elements, while The main inputs of each distributor are connected to the corresponding control buses, and the synchronization input of the subsequent switching stage distributor is connected to the transfer output of the last bit of the distributor of the previous switching stage, and the synchronizing input of the first switching distributor stage is connected to the clock bus, with each except the first switching stage , the output of the first bit of the distributor is connected to the second direct and to the fourth inverse inputs of the first element 2I-2ILI and to the fourth input In the first switching stage with the second direct and fourth inverse inputs of the first element 2I-2ILI and the fourth input of the second element 2I-2ILI, the output of the last bit of the distributor is connected to the second input of the second element 2I-2IL, and the output K -gr of the discharge of the distributor is connected to the second input of the (K.-1) -th element 2И-ЗИЛИ, and in the i-th switching stage the outputs of the bits of the distributor from the first to the 1st are connected to the inputs of the first element OR of which is connected to the sixth the inverse of the last u 2I-ZILI and the fourth input of the second element 2I-2ILI, and the inputs of the t-th element OR are connected to the outputs of bits from the first to (1-t + 1) -P switchboard, and the output is connected to the sixth inverse input (im) - ro and to the fourth input (i-nn-l) -ro of elements 2ISIL.
На чертеже дана функциональна схема коммутатора.The drawing is a functional diagram of the switch.
Он содержит входные информационны шины 1; выходные информационные шины 2, ступени коммутации 3, кажда i-та из которых содержит два элемента 2И-2ИЛИ 4 и (i- 1) элементов 2ИЗИЛИ 5; первые входы элементов 2И2ИЛИ 4 и 2И-ЗИЛИ 5 i-той ступени коммутации 3 соединены с (i+1) входной информационной шиной 1, выход первого элемента 2И-2ИЛИ 4 I-той ступени коммутации 3 подключен к третьим входам первых элементов 2И-2ИЛИ 4 иIt contains the input information bus 1; output information buses 2, switching stages 3, each i-one of which contains two elements 2I-2ILI 4 and (i-1) elements 2IZIL 5; the first inputs of elements 2I2ILI 4 and 2I-ZILI 5 of the i-th switching stage 3 are connected to (i + 1) input information bus 1, the output of the first element 2I-2ILI 4 of the I-th switching stage 3 is connected to the third inputs of the first elements 2I-2IL 4 and
2И-ЗИЛИ 5 (i+1)-ofl ступени коммутации , а выход второго элемента 2И2ИЛИ 4 i-той ступени коммутации соединен с третьим входом второго элемента 2И-2ИЛИ 4 и п тым входом последнего элемента 2И-ЗИЛИ 5 (i+1)-oй ступени коммутации 3; выход j-ro элемента 2И-ЗИЛИ 5 I-той ступени коммутации 3 подключен к п тому входу j-ro элемента 2И-ЗИЛИ 5 и третьему входу (j+1)-ro элемента 2И-ЗИЛИ 5 (i+1)-oй ступени коммутации 3; перва входна информационна шина 1 соединена с третьими входами элементов 2И-2ИЛИ 4 первой Ступени коммутации 3, а выходы элементов 2И-2ИЛИ 4 и 2И-ЗИЛИ 5 последней ступени коммутации 3 подключены к выходным информационным шинам 2; (i+l) канальный распределитель 6, введенный в i-той ступени коммутации 3; (i-l) элементов ИЛИ 7, введенных в i-той ступени коммутации 3; установочные входы каждого распределител 6 соединены с.соответствующими управл ющими шинами 8, а синхронизирующий вход распределител 6 последующей ступени коммутации 3 подключен к выходу переноса последнего разр да распределител 6 предыдущей ступени когФ утации 3, а синхронизирующий вход распределител 6 первой ступени коммутации 3 соединен с шиной тактировани 9. В каждой ступени коммутации 3, кроме первой, выход первого разр да распределител б соединен со вторым пр мым и с четвертым инверсным входами первого элемента 2И-2ИЛИ 4 и с четвертым входом первого элемента 2И-ЗИЛИ 5, а в первой ступени коммутации 3 со вторым пр мым и четвертым инверсным входами первого элемента 2И2ИЛИ 4 и четвертым входом второго элемента 2И-2ИЛИ 4, выход последнего разр да распределител 6 подключе ко второму входу второго элемента 2И2ИЛИ 4, а выход К-го разр да распределител 6 соединен со вторым входом {К-1)-го элемента 2И-ЗИЛИ 5, причем в i-той ступени коммутации 3 выходы разр дов распределител 6 с первого по i-тый соединены со входами первого элемента ИЛИ 7, выход которого подключен к инверсному входу последнего элемента 2И-ЗИЛИ 5 и четвертому входу второго элемента 2И-2ИЛИ 4, а входы т-го элемента ИЛИ 7 соединены с выходами разр дов с первого по (-т+1)-ый распределител 6, а выход подключен к шестому инверсному входу (i-m)-ro и к четвертому входу ( I-т4.1)-го элемента 2И-ЗИЛИ 5.2I-ZILI 5 (i + 1) -ofl switching stages, and the output of the second element 2I2ILI 4 of the i-th switching stage is connected to the third input of the second element 2I-2ILI 4 and the fifth input of the last element 2I-ZILI 5 (i + 1) -th switching stage 3; the output of the j-ro element 2I-ZILI 5 I-that switching stage 3 is connected to the fifth input of the j-ro element 2I-ZILI 5 and the third input (j + 1) -ro of the element 2I-ZILI 5 (i + 1) -o switching stages 3; the first input information bus 1 is connected to the third inputs of elements 2I-2ILI 4 of the first Switching Level 3, and the outputs of elements 2I-2ILI 4 and 2I-ZILI 5 of the last switching stage 3 are connected to the output information buses 2; (i + l) channel distributor 6, introduced in the i-th stage of switching 3; (i-l) elements OR 7 entered in the i-th stage of switching 3; The installation inputs of each distributor 6 are connected to the respective control buses 8, and the synchronization input of the distributor 6 of the subsequent switching stage 3 is connected to the transfer output of the last discharge of the distributor 6 of the previous stage of the uF class 3, and the synchronizing input of the distributor 6 of the first switching stage 3 is connected to the bus clocking 9. In each switching stage 3, except the first, the output of the first bit of the distributor b is connected to the second direct and fourth inverse inputs of the first element 2I-2ILI 4 and the fourth input of the first element 2И-ЗИЛИ 5, and in the first switching stage 3 with the second direct and fourth inverse inputs of the first element 2И2ИЛИ 4 and the fourth input of the second element 2И-2ИЛИ 4, the output of the last discharge of the distributor 6 is connected to the second input of the second element 2И2ИЛИ 4, and the output of the K-th bit of the distributor 6 is connected to the second input (K-1) of the second element 2I-ZILI 5, and in the i-th switching stage 3 outputs of the bits of the distributor 6 from the first to the i-th are connected to the inputs the first element OR 7, the output of which is connected to the inverse in ode of the last element 2I-ZILE 5 and the fourth input of the second element 2I-2ILI 4, and the inputs of the t-th element OR 7 are connected to the outputs of bits from the first to (-t + 1) -th distributor 6, and the output is connected to the sixth inverse input (im) -ro and to the fourth input (IT4.1) of item 2I-ZILI 5.
Функционирование коммутатора осуществл етс следующим образом.The operation of the switch is as follows.
На распределител х 6 устанавливаетс код коммутации с помощью управл ющих шин 8. На входные информационные шины 1 и далее на входы элементов 2И-2ИЛИ 4 и 2И-ЗИЛИ 5 поступают входные коммутируемые сигналы. Выходы распределител б первой ступени .коммутации 3 коммутируют два входных .информационных сигнала на элементах 2И-2ИЛИ 4 таким образом, что входной сигнал со второй входной информационной шины 1 поступает на вход первого элемента 2И-2ИЛИ 4, если поступает единичный управл ющий сигнал с первого разр да распределител б первой ступени коммутации 3} при этом первый входной сигнал поступает на выход второго элемента 2И-2ИЛИ 4, а второй сигнал со второй входной информационной шины 1 поступает на выход первого элемента 2И-2ИЛИ 4, если поступает единичный управл к ций сигнал со второго разр да распределител 6 первой ступени коммутации 3. При этом входной сигнал с первой входной информационной шины 1 поступает на выход первого элемента 2И2ИЛИ 4 первой ступени коммутации 3. Распределитель б второй ступени коммутации 3 управл ет коммутацией двух сигналов, поступающих с выходов элементов 2И-2ИЛИ первой ступени коммутации 3 и с третьей входной информационной шины 1, так, что треть входна информационна шина 1 подключаетс к выходу первого элемента 2И-2ИЛИ 4 второй ступени коммутации 3, если первый.разр д распределител б находитс в состо нии единица. При этом выходы первого и второго элементов 2И-2ИЛИ 4 первой ступени коммутации 3 подключаютс к первому элементу 2И-ЗИЛИ 5 и второму элементу 2И-2ИЛИ 4 второй ступени коммутации 3. Треть входна информационна шина 1 подключаетс к выходу первого элемента 2И-ЗИЛИ 5 второй ступени коммутации 3, если второй разр д распределител 6 находитс в состо нии единица. При этом выход первого элемента 2И-2ИЛИ 4 первой ступени коммутации 3 подключаетс к выходу первого элемента 2И-2ИЛИ 4 второй ступени коммутации 3, а выход второго элемента 2И-2ИЛИ 4 - к выходу второго элемента 2И-2ИЛИ 4 второй ступени коммутации 3. Треть входна информационна шина 1 подключаетс к выходу второго элемента 2И-2ИЛИ 4, если третий разр д распределител 6 находитс в состо нии .единица. При этом выходы первого и второго элементов 2И-2ИЛИ 4 первой ступени коммутации 3 подключаютс соответственно к выходам первого эле .мента 2И-2ИЛИ 4 и элементу 2И-ЗИЛИ 5 второй ступени коммутации 3. Выход первого элемента 2И-2ИЛИ 4 второй ступени коммутации 3 подключаетс к первой выходной информационной шине 2, если выход первого разр да распределител 6 равен нулю, и ко второй выходной информационной шине 2, еслиOn the distributors 6, a switching code is set by means of control buses 8. On the input information buses 1 and further on the inputs of the elements 2I-2ILI 4 and 2I-ZILI 5 input switched signals are received. The outputs of the distributor b of the first stage of switching 3 commute two input information signals on elements 2I-2ILI 4 so that the input signal from the second input information bus 1 enters the input of the first element 2I-2ILI 4 if a single control signal from the first the bit of the distributor b of the first switching stage 3}, the first input signal being fed to the output of the second element 2I-2ILI 4, and the second signal from the second input information bus 1 to the output of the first element 2I-2ILI 4, if it arrives The internal control signal from the second bit of the distributor 6 of the first switching stage 3. At the same time, the input signal from the first input information bus 1 is fed to the output of the first element 2И2ИЛ 4 of the first switching stage 3. The distributor b of the second switching stage 3 controls the switching of two signals, incoming from the outputs of elements 2I-2ILI of the first switching stage 3 and from the third input information bus 1, so that a third input information bus 1 is connected to the output of the first element 2I-2ILI 4 of the second switching stage 3, e Whether pervyy.razr d distributor B is in the state unit. In this case, the outputs of the first and second elements 2I-2ILI 4 of the first switching stage 3 are connected to the first element 2I-ZILI 5 and the second element 2I-2ILI 4 of the second switching stage 3. A third input information bus 1 is connected to the output of the first element 2I-ZILI second switching stage 3, if the second bit of the distributor 6 is in the state of one. In this case, the output of the first element 2I-2ILI 4 of the first switching stage 3 is connected to the output of the first element 2I-2ILI 4 of the second switching stage 3, and the output of the second element 2I-2ILI 4 to the output of the second element 2I-2ILI 4 of the second switching stage 3. Third The input information bus 1 is connected to the output of the second element 2I-2ILI 4, if the third bit of the distributor 6 is in the state. Unit. In this case, the outputs of the first and second elements 2I-2ILI 4 of the first switching stage 3 are connected respectively to the outputs of the first element 2I-2ILI 4 and element 2I-ZILI 5 of the second switching stage 3. The output of the first element 2I-2IL 4 of the second switching stage 3 is connected to the first output information bus 2, if the output of the first bit of the distributor 6 is zero, and to the second output information bus 2, if
выход первого разр да распределител 6 равен единице. Выход первого элемента 2И-ЗИЛИ 5 второй ступени коммутации 3 подключаетс ко второй выходной информационной шине 2, если выход первого или второго разр да распределител б третьей ступени коммутации 3 равен нулю, и подключаетс к третьей выходной информационной шине 2, если соответствук цие выходы распределител б равны единице. Выход the output of the first bit of the distributor 6 is equal to one. The output of the first element 2И-ЗИЛИ 5 of the second switching stage 3 is connected to the second output information bus 2, if the output of the first or second bit of the distributor for the third switching stage 3 is zero, and is connected to the third output information bus 2, if the corresponding outputs of the distributor b equal to one. Output
o второго элемента 2И-2ИЛИ 4 второй ступени коммутации 3 подключаетс к третьей выходной информационной шине 2, если ни один из выходов первого, второго, третьего разр дов распреде5 лител б не равен единице. Иначе выход элемента 2И-2ИЛИ 4 подключаетс к четвертой выходной информационной шине 2. Четверта входна информационна шина 1 подключаетс к выходной информационной шине 2 с первого o the second element 2I-2ILI 4 of the second switching stage 3 is connected to the third output information bus 2, if none of the outputs of the first, second, third bits of the distribution b is not equal to one. Otherwise, the output of element 2I-2ILI 4 is connected to the fourth output information bus 2. The fourth input information bus 1 is connected to the output information bus 2 from the first
0 по четвертый, если соответственно первый, второй, третий или четвертый разр ды распределител б наход тс в состо нии единица. Включение распределителей б в режиме пересчета 0 through the fourth if respectively the first, second, third, or fourth bits of the distributor b are in the state of one. Switching on distributors b in recalculation mode
5 при подаче тактирующих сигналов на вход 9 обеспечивает последовательный перебор всех шестнадцати кодов коммутации . При этом каждому состо нию распределителей б соответствует един0 ственный из шестнадцати возможных способов коммутации четырех входных информационных шин с четырьм выходНЬ .« .5 when applying clocking signals to input 9 provides a sequential search of all sixteen switching codes. At the same time, each state of distributors b corresponds to one of sixteen possible ways of switching four input information buses with four outputs. ”.
3535
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU772552373A SU766011A1 (en) | 1977-12-12 | 1977-12-12 | Switching apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU772552373A SU766011A1 (en) | 1977-12-12 | 1977-12-12 | Switching apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU766011A1 true SU766011A1 (en) | 1980-09-23 |
Family
ID=20736889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU772552373A SU766011A1 (en) | 1977-12-12 | 1977-12-12 | Switching apparatus |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU766011A1 (en) |
-
1977
- 1977-12-12 SU SU772552373A patent/SU766011A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU766011A1 (en) | Switching apparatus | |
| US4386426A (en) | Data transmission system | |
| JPH02285832A (en) | Series data receiver | |
| US3402392A (en) | Time division multiplex matrix data transfer system having transistor cross points | |
| SU1166127A1 (en) | Device for interrogating users | |
| SU636809A1 (en) | Multichannel system for transmitting information with time-division multiplexing | |
| SU1144099A1 (en) | Microprogram device for data input/output | |
| SU1420653A1 (en) | Pulse synchronizing device | |
| SU826339A1 (en) | Number sorting device | |
| US3629839A (en) | Time division multiplex switching system | |
| SU1520529A1 (en) | Arrangement for interfacing a group of computer channels with a group of peripherals | |
| SU961124A1 (en) | Apparatus for timing the signal of electromechanical switch | |
| SU1381529A1 (en) | Trunk line exchange controller | |
| SU1424127A1 (en) | Device for determining loss of credibility of discrete information | |
| SU1117628A1 (en) | Information input device | |
| SU637810A1 (en) | Mn-digit number sorting arrangement | |
| SU551634A1 (en) | Device for communicating with computer | |
| SU1444964A1 (en) | 3b4b-3 binary code encoder | |
| SU1282142A1 (en) | Multichannel interface | |
| SU869032A1 (en) | Switching device | |
| SU1077050A1 (en) | Device for majority decoding of binary codes | |
| SU1151945A1 (en) | Information input device | |
| SU1403055A1 (en) | Information input device | |
| SU1076901A1 (en) | Device for sorting numbers | |
| SU1488822A2 (en) | Unit controlling data transmission in multiprocessor system |