SU763972A1

SU763972A1 - Аналоговое запоминающее устройство

Info

Publication number: SU763972A1
Application number: SU782665206A
Authority: SU
Inventors: Сержик Мнацаканович Атоян; Николай Иванович Кулиш
Original assignee: Предприятие П/Я В-2431
Priority date: 1978-09-13
Filing date: 1978-09-13
Publication date: 1980-09-15

Description

I

Изобретение относитс к области систем автоматического регулировани и вычислительной техники, в частности к измерительной и импульсной технике.

Изобретение может быть использовано ОЛЯ запоминани и воспроизведени периода (частоты следовани ) импульсного периодического сигнала.

Известно частотно-импульсное запоминающее устройство, которое содержит генератор, широтно-импульсный преобразователь ,, усилитель, источник импульсного тока, ключ, элемент пам ти, элемент сброса, элемеш- задержки, делитель частоты i .

Известно также устройство, которое содержит преобразователь напр жениечастота , генератор временных интервалов , интегрирующий конденсатор и повторитель .

Наиболее близким из известных по технической сущности вл етс аналоговое запоминающее устройство Гз состо щее из генератора импульсов, а е .ментов И и ИЛИ, элемента задержки, входной и управл ющей щины, регистра, триггеров и реверсивного счетчика, разр дные входы которого подключены к одним входам элементов И первой группы , другие входы кот рых соединены с выходом генератора и /шyльcoв и входом первого триггера, g выходы - со входами регистра, выходы первого триггера подключены к управл ющим входам счетчика, разр дные входы которого соединены с выхода(1и апементов И второй группы, входы которых подключены соответственно к выходам регистра и вьцсоду счетчит ка,вход которого через элемент И подключен к одной управл ющей щине и выходу втораго триггера, вход которого через эле мент ИЛИ и элементы И третьей группы соединен с другой управл ющей щи2Q ной, входной шиной устройства и элементом задержки.

. Недостатками известных устройств , вл ютс низка надежность, громоздкость и недостаточное быстродействие.

Целью изобретени вл етс увеличение быстродействи устройства и его упрощение.

Поставленна цель цостиг аетс тем, что в аналоговое запоминающее уст ройство, содержащее первый элемент И, один из входов которого соединен с первым входом устройства, другой вход первого элемента И подключен к шине аапуска, а третий вход - к выходу первого триггера, второй, третий, четверты . и п тый элементы И, и третий триггеры, элемент ИЛИ, первый реверсивный счетчик и шину опроса, введен второй реверсивный счетчик, один из входов которого соединен с выходом второго элемента И, другой вход второго реверсивного счетчика соединен с одним из входов первого реверсивного счетчика и выходом третьего элемента И, другой вход первого реверсивного счетчика соединен с выходом четвёртого элемента И и одним из входов второго элемента И, другой вход которого подключен к выходу п того элемента И, один из входов, п того элемента И соединен с выходом второго триггера и входом первого триггера, другой вход п того элемента И соединен с первым входом четвертого элемента И, первым входом третьего элемента И и вторым входом устройства, выходы реверсивных счетчиков соединены соответственно со входами элемента ИЛИ и входами третьего триггера, выходы которого подключены соответственно ко вторым входам третьего и четвертого элементов И, третьи входы которых соединены с шиной опроса, выход элемента ИЛИ соединен.с выходом устройства.

.На чертеже представлена функциональна сжема предложенного устройства.

Оно содержит элементы И 1-5, триг Геры 6-8, реверсивные счетчики 9 и Ю элемент ИЛИ 11, шину запуска 12, шин опроса 13.

Устройство работает следующим образом .

Перед началом работы триггеры 6 и 7, а также реверсивные счетчики 9 и 10 устанавливаютс в исходное состо ние , в частности триггер 6 «. в единично состо ние, а триггер 7 и реверсивные счетчики 9 и 10 в нулевое состо ние.

При наличш{ потенциала запуска первый импу ьс входного сигнала проходит через элемент И 1 и устанавливает триггер 7 в единичное состоание, при этом импульсы считьтани через элемен

ты И 5 и 2 начинают заполн5ггь.оеверсйв ный счетчик 10.

С приходом второго импульса входного сигнала триггеры 7 и 6 устанавливаютс в нулевое состо ние, и доступ импульсов счетной частоты на вход ре .версивного счетчика 10 прекращаетс . Таким образом, в реверсивном счетчике 1О будет записан в двоичном коде пе- риод частоты входного сигнала.

Далее поступает потенциал опроса, и реверсивный счетчик Ю начинает работать на вычитание, а реверсивный счетчик

f-

9 на суммирование. Когда число, записаннее в реверсивном счетчике 10, будет списано , по витс потенциал переноса, который опрокинет триггер 8 и через элемент ИЛИ 11 поступит на выход устройства. Далее реверсивный счетчик 9будет рабртать на вычитание, а реверсивный рчетчик Ю на суммирование. По окончании списывани числа со счетчика 9 по витс второй потенциал переноса, который поступит на другой установочный вход

триггера 8 и еще раз опрокинет его и через элемент ИЛИ 11 оп ть поступит на выход устройства. Процесс будет длитьс до тех пор, пока действует потенциал опроса.

Использование изобретени позвол ет ухфостить, удешевить схему и увеличить быстродействие, повысив при этом надежность .

формула изобретени

Аналоговое запоминающее устройство, содержащее первый элемент И, первый вход которого соединен с первым входом уст-

, второй вход первого элемента И подключен к шине запуска, а третий вход - к выходу первого триггера, , третий , четвертый и п тый элементы И, второй и третий триггеры, элемент -ИЛИ,

первый реверсивный счетчик и шину огроса , отличающеес тем, что, с целью увеличени быстродействи и упрощени устройства, в него введен второй реверсивный счетчик, один из входов которого соединен с выходом второго элемента И, цругой вход второго реверсивное го счетчика соединен с одним из входов п вого реверсивного счетчика и выходом третьего элемента И, другой вход первого реверсивного счетчика соединен с выходом . вертого элемента И и одним из входов вто рого элемента И, другой вход которого подключен к выходу п того элемента И, один из входов п того элемента И соеди

Claims

Аналоговое запоминающее устройство, содержащее первый элемент И, первый вход которого соединен с первым входом уст— ₄₀ ройства, второй вход первого элемента И подключен к шине запуска, а третий вход - к выходу первого триггера, второй, третий, четвертый и пятый элементы И, второй и третий триггеры, элемент ИЛИ, 45 первый реверсивный счетчик и шину опроса, отличающееся тем, что, с целью увеличения быстродействия и упрощения устройства, в него введен второй реверсивный счетчик, один из входов ко₅₀ торого соединен с выходом второго элемента И, другой вход второго реверсивного счетчика соединен с одним из входов первого реверсивного счетчика и выходом третьего элемента И, другой вход первого ре55 версивного счетчика соединен с выходом чет-. вертогоэлементаИиодним из входов вто+ рого элемента И, другой вход которого подключен к выходу пятого элемента И, один из входов пятого элемента И соединен с выходом второго триггера и входом первого триггера, другой вход пято-. го элемента И соединен с первым вхо^ дом четвертого элемента И, первым входом третьего элемента Ии вторым вхо— ₅дом устройства, выходы реверсивных счетчиков соединены соответственно со входами элемента ИЛИ и входами третьего триггера ^выходы которого подключены Соответственно со ¹ вторыми входами ^А ю третьего й четвертого элементов Й, третьи входы которых соединены с шиной опроса,

5 763972 6 выход элемента ИЛИ соединен с выходом устройства.