SU760191A1 - Аналоговое запоминающее устройство / . · 1 - Google Patents

Аналоговое запоминающее устройство / . · 1 Download PDF

Info

Publication number
SU760191A1
SU760191A1 SU782617200A SU2617200A SU760191A1 SU 760191 A1 SU760191 A1 SU 760191A1 SU 782617200 A SU782617200 A SU 782617200A SU 2617200 A SU2617200 A SU 2617200A SU 760191 A1 SU760191 A1 SU 760191A1
Authority
SU
USSR - Soviet Union
Prior art keywords
amplifier
output
amplifiers
input
differential amplifiers
Prior art date
Application number
SU782617200A
Other languages
English (en)
Inventor
Oleg S Andreev
Igor B Melikhov
Oleg L Nikolajchuk
Ruvim Z Shepteban
Original Assignee
Sp K B Mikroelektroniki Pribor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sp K B Mikroelektroniki Pribor filed Critical Sp K B Mikroelektroniki Pribor
Priority to SU782617200A priority Critical patent/SU760191A1/ru
Application granted granted Critical
Publication of SU760191A1 publication Critical patent/SU760191A1/ru

Links

Landscapes

  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Изобретение относится к вычислительной технике и предназначено' для использования в аналого-цифровых преобразователях.
Известно аналоговое запоминающее 5 устройство (АЗУ) , содержащее два запоминающих элемента, аналого-дискретный преобразователь, перекидной ключ, сумматор, вычитатель и усилитель М · ’"
Недостатком такого устройства является ограничение точности шагом квантования и низкое быстродействие, связанное с ограничением времени заряда запоминающих элементов й с .15 инерционностью усилителя, вычитателя и сумматора.
Известно также АЗУ, содержащее три дифференциальных усилителя, три перекидных ключа, два конденсатора памя- 20 ти и резистивные цепи обратной связи [2] .
Недостатками этого устройства яв"*“Жда'Йй”Т1ЙШЪ’ё'“быстродёЙствЙё,"’от
ничейное частотной характеристикой двух последовательно включенных дифференциальных усилителей, между кото- , рыми включен элемент памяти, представляющий собой инерционное звено . первого порядка, причем требования 30
2
к величине емкости конденсатора памяти находятся в противоречии со временем хранения, а также низкая точность, что связано, во-первых, с наличием напряжения смещения нуля и его дрейфом, с влиянием коэффициента подавления синфазной составляющей и, во-вторых, с наличием в выходной цепи устройства ключа с конечной величиной сопротивления в открытом состоянии и не охваченного цепью отрицательной обратной связи. Так, к моменту окончания режима выборки выходное напряжение устройства будет повторять входное с погрешностью: ~ +
где - напряжений смещения
1 ' нуля первого усилителя;
К - коэффициент подавления яс синфазной составляющей
первого усилителя;
К и Кг коэффициенты усиления первого и второго усилителей; и - входное напряжение.
Как видно из формулы, погрешности от напряжения смещения нуля, от его дрейфа и от конечного значения коэффициента подавления синфаз760191
ной составляющей входят в погрешность устройства полным весом. Выходное сопротивление всего устройства раьн.о "сумме выходного сопротивления усилителя и сопротивления открытого ключа, которое в случае применения полевых транзисторов составляет сотни Ом.
Кроме этого, указанные погрешности не могут быть полностью скомпенсированы, так как в разных тактах в погрешность входят параметры разных усилителей и ключей.
Целью изобретения является повышение точности и быстродействия аналогового запоминающего устройства.
Поставленная цель достигается тем, что в устройство, содержащее два накопительных элемента, например' два конденсатора, одни обкладки которых соединены с шиной нулевого потенциала, два дифференциальных усилителя, два пассивных элемента и три ключа, введены усилитель и четвертый ключ, выход усилителя через первый ключ соединен с неинвертирующими входами Дифференциальных усилителей и другими обкладками конденсаторов, инвертирующие входы дифференциальных усилителей через второй и третий ключи соответственно соединены со входом и выходом устройства, вход усилителя через четвертый ключ соединен с выходами дифференциальных усилителей и через пассивные элементы с выходом устройства.
На чертеже представлена блок- . схема предлагаемого устройства.
Оно содержит дифференциальные усилители 1 и 2, накопительные элементы, например конденсаторы 3 и 4, усилитель 5, ключи 6-9 и пассивные элементы, например резисторы 10 и 11.
Устройство работает следующим образом.
. В указанном на схеме состоянии ключей 6-9, т.е. когда все ключи находятся в положении а, усилители 1 и 5 находятся в режиме выборки, а усилитель 2 - в режиме хранения. Входной сигнал через ключ 7 поступает на вход системы, состоящей из усилителя 1, и 5, ключей 6 и 9 и конденсатора 3, которая охвачена глубокой отрицательной обратной связью. Конденсатор 3 зарядится с выхода усилителя 5 до величины входного напряжения с погрешностью определяемой неидеальность^о усилителей 1 и 5. В это время инвертирующий вход усилителя 2 подключен через ключ 8 и резистор 11 к его выходу, а на неинвертирующий вход поступает напряжение с конденсатора 4 памяти, которое запомнилось в предыдущем такте. Выходное напряжение устройства при этом повторяет напряжение конденденсаТора 4, погрешности, с которьоли произошло запоминание, при этом вычитаются так, что точность устройства д целом повышается'. Кроме того, меж- ¢5
10
15
20
25
30
35
40
45
50
55
60
ду выходом усилителя 2 и выходом устройства отсутствуют резистивные элементы, не охваченные отрицательной обратной связью, что снижает выходное сопротивление устройства. В следующем такте, когда ключи 6-9 переходят в положение б, устройство работает аналогично, только изменяются режимы усилителей 1 и 2. Таким образом отсутствие перерыва в передаче информации на время режима выборки в предлагаемом устройстве полностью сохраняется, а аддитивные погрешности устройства, а также его выходное сопротивление значительно уменьшается. Действительно, нетрудно показать, что выходное напряжение устройства в режиме хранения связано с входным следующим соотношением:
иЬых' = υ6χ· +{см' Т+Т?'Т+(К,·£ϊ>
второе слагаемое в котором представляет собой аддитивную погрешность, которая зависит от напряжения смещения нуля, его дрейфа и смещения за счет конечного значения коэффициента подавления синфазной составляющей. После несложных преобразований нетрудно получить погрешность: -Ссм/^Гкг
откуда видно, что по сравнению с прототипом аддитивная погрешность уменьшается в число раз, равное произведению коэффициентов передачи усилителей 1 и 5.
Следовательно, введение новых элементов: усилителя и ключа, а также установление новых связей существенно отличает предлагаемое устройство от прототипа. Кроме того, для усиления сигнала в схеме прототипа необходимо использовать три прецизионных делителя, тогда как к предлагаемой структуре для этой цели достаточно введение лишь одного· делителя.
Получаемый экономический эффект от применения предлагаемого устройства связан, как с упрощением схемы, так и с улучшением характеристик систем, в которых предполагается применение АЗУ.

Claims (1)

  1. Формула изобретения
    Аналоговое запоминающее устройство, содержащее два накопительных элемента, например два конденсатора, одни обкладки которых соединены с шиной нулевого потенциала, два дифференциальных "усилителя, два пассивных элемента и три ключа, отличающееся тем, что, с целью повышения точности и быстродействия устройства, в него введены усилитель и четвертый ключ, выход усилителя через первый ключ соединен с неинвертирующими входами дифференциальных усилителей и другими обкладками конденсаторов, инвертирующие входы
    5
    760191
    6
    дифференциальных усилителей через второй и третий ключи соответственно соединены со входом и выходом устройства, вход усилителя через четвертый ключ соединен с выходами дифференциальных усилителей и через пассивные элементы с выходом устройства.
    (
SU782617200A 1978-05-17 1978-05-17 Аналоговое запоминающее устройство / . · 1 SU760191A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782617200A SU760191A1 (ru) 1978-05-17 1978-05-17 Аналоговое запоминающее устройство / . · 1

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782617200A SU760191A1 (ru) 1978-05-17 1978-05-17 Аналоговое запоминающее устройство / . · 1

Publications (1)

Publication Number Publication Date
SU760191A1 true SU760191A1 (ru) 1980-08-30

Family

ID=20765281

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782617200A SU760191A1 (ru) 1978-05-17 1978-05-17 Аналоговое запоминающее устройство / . · 1

Country Status (1)

Country Link
SU (1) SU760191A1 (ru)

Similar Documents

Publication Publication Date Title
JP2972552B2 (ja) 容量型センサ用検出回路および検出方法
SU760191A1 (ru) Аналоговое запоминающее устройство / . · 1
JP3097365B2 (ja) ホールド回路
KR880003485A (ko) 에러검출 및 교정시스템을 갖춘 주기형 d/a 변환기
JPS59198361A (ja) 信号入力装置
SU907800A1 (ru) Многоканальный коммутатор
SU525239A1 (ru) Входное устройство дл преобразователей напр жени в код
Trofimenkoff et al. VFC with pulsewidth-to-period ratio proportional to input voltage
SU963105A1 (ru) Аналоговое запоминающее устройство
SU756483A1 (ru) Аналоговое запоминающее устройство
SU617739A1 (ru) Компенсационный преобразователь амплитуды импульсов
SU855673A1 (ru) Аналоговый интегратор
SU756485A1 (ru) Аналоговое запоминающее устройство1
SU614392A1 (ru) Измерительный усилитель посто нного тока
SU1120361A1 (ru) Дифференцирующее устройство
SU1713086A1 (ru) Усилитель посто нного тока
SU970474A1 (ru) Аналоговое запоминающее устройство
JP3036561B2 (ja) A/d変換装置
RU2018137C1 (ru) Измерительный преобразователь напряжения во временной интервал
SU590830A1 (ru) Аналоговое запоминающее устройство
SU801104A1 (ru) Аналоговое запоминающееуСТРОйСТВО
SU734811A1 (ru) Аналоговое запоминающее устройство
SU997047A1 (ru) Делитель напр жени
SU984035A1 (ru) Адаптивный аналого-цифровой преобразователь
SU645207A1 (ru) Аналоговое запоминающее устройство