SU756421A1 - Устройство для моделирования графов 1 - Google Patents

Description

Изобретение относится к вычислительной технике и может быть использовано при исследовании систем, которые могут быть представлены в виде сетевых моделей или ярусных графов.

Известно устройство, содержащее блок моделей вершин, блок формирования топологии, блок управления, генератор импульсов, триггеры,элементы И, элементы ИЛИ [ί] .

Недостаток этого устройства — сложность его функциональной схемы.

Наиболее близким по технической сущности к предложенному является устройство для моделирования графов, блок моделей вершин, блок формирования топологии, генератор импульсов, счетчик, статистический анализатор, элемент И, блок управления {2} .

Недостаток этого устройства — сложность его функциональной схемы.

Целью изобретения является упрощение функциональной схемы устройства.

Поставленная цель достигаетсяза счет того, что в устройстве, содержащем генератор импульсов, выход которого соединен со входом счетчика, блок моделей вершин, выходы которого подключены к информационным входам.

2

блока формирования топологии, выходы которого подключены к информационным входам блока моделей вершин, выход счетчика подключен к управляющим вхо5 дам блока моделей вершин, а управляющие входы генератора импульсов и блока формирования топологии соединены с управляющим входом устройства. Кроме того, блок моделей вершин состоит

Ю из моделей вершин, каждая из которых содержит блоки памяти, генератор случайных временных интервалов, дешифратор, коммутатор, причем входы коммутатора подключены к соответствую15 щим информационным входам блока моделей вершин, выход коммутатора соединен со входом первого блока памяти, выход которого подключен ко входу генератора случайных временных интер20 валов, выход которого соединен со вхо дом второго блока памяти, выход которого подключен ко входу дешифратора,

• выходы которого соединены с соответствующими выходами блока моделей

25 вершин, выход генератора случайных временных интервалов подключен к первому входу третьего блока памяти, второй вход которого соединен с соответствующим управляющим входом блока

30 моделей вершин. Кроме того, блок фор756421

мирования топологии состоит из моделей связности, каждая иэ которых содержит регистры, элемент И, формирователь импульсов, причем выход первого регистра соединен с установочным входом второго регистра, информационные входы которого подключены к соответствующим информационным входам блока формирования топологии, выходы первого регистра соединены со ' входами элемента И, выход которого подключен ко входу формирователя импульсов, выход которого соединен с •соответствующим выходом блока формирования топологии, вход первого регистра подключен к соответствующему управляющему входу блока формирования топологии.

На чертеже представлена блок-схема описываемого устройства.

Оно содержит блок 1 моделей вершин, блок 2 формирования топологии, модели 3 связности, число которых равно числу вершин графа, модели 4 вершин, генератор 5 импульсов, счетчик 6 импульсов, который является таймером модели. Каждая модель 4 вершин содержит коммутатор 7, блок 8 памяти, генератор 9 случайных временных интервалов, блок 10 памяти, дешифратор 11, блок 12 памяти. Каждая модель 3 связности содержит регистр 13, элемент 14 И, формирователь 15 импульсов, дополнительный регистр 16. Входом устройства служит вход 17, на который подается сигнал запуска модели.

Устройство работает следующим образом.

Перед началом моделирования в блоки 8 памяти всех моделей 4 вершин записываются коды., которые задают параметры настройки для генераторов 9 случайных временных интервалов. Блок 8 памяти содержит вероятностные характеристики времени выполнения одной из вершин графа. При работе моделей 4 коды с выхода блока 8 управляют вероятностными характеристиками воспроизводимых генераторами 9 временных интервалов, причем при моделировании некоторой вершины графа .считывание кодов происходит только . . из определенного сегмента памяти. При переходе модели 4 на имитацию следующей (согласно распределению) вершины 'Графа происходит переключение сегмента в блоке 8 памяти.

В блоки 10 памяти записываются коды"номеров вершин, закрепленных за данной моделью 4 вершин. Номер блока 10 соответствует номеру модели

„ 4 вершин, которой он принадлежит.

В дополнительный регистр 16 каждой модеди 3 связности записывается код, устанавливающий условия срабатывания модели.

Каждый блок коммутации настраивается на коммутацию тех входов, номера которых совпадают с номерами вершин графа, распределенных в модели

4, которой принадлежит данный блок 7.

Моделирование одной реализации графа начинается с установки начальных адресов блока 8, 10, 12 памяти, установки начального значения счетчика 6. По сигналу на клемме 17 устройства во всех моделях 3 содержимое регистра 16 переписывается в регистр 13, запускается генератор 5 импульсов, начинается работа таймера на счетчике 6.

Так как в регистрах 13 некоторых моделей 3 записаны единицы во всех разрядах (вершины принадлежат первому ярусу графа), то срабатывают элементы 14 И, этих моделей, формирователи 15 вырабатывают на выходе импульсные сигналы, которые поступают на соответствующие входы всех моделей 4. Срабатывают коммутаторы 7 моделей 4 с соответствующими номерами 3, так как только у них будет выполнена коммутация собственных входов на выход. По сигналу с выхода блока 7 из первых сегментов блоков 8 памяти считываются в генератор 9 коды, задающие вероятностные характеристики времени выполнения вершины графа. Начинается собственно имитация вершин первого яруса графа.

Пусть первым'появился импульс на выходе генератора 9 модели 4 с номером 3. По этому импульсу в первую ячейку блока 12 памяти данной модели 4 перепишется содержимое счетчика 6, являющегося таймером модели и тем самым зафиксируется момент окончания вершины графа с номером 3. Одновремен но из первой ячейки блока 10 памяти считывается код 3. (00...ООН); который поступает на дешифратор 11 и возбуждает выход с номером 3. Так как одноименные выходы всех дешифраторов 11 соединены и параллельно подключены к входам регистров 13 всех моделей 3 связности, то во всех регистрах 13 установится в единицу третий разряд. Так как после этого, только в соответствующих моделях 3 связности все разряды регистров 13 содержат код единицы, то срабатывают схемы 14 И и формирователи 15 этих моделей, в результате чего на соответствующих входах со всех моделей 4 вершин появятся импульсные сигналы.

По сигналам с выходов соответствующих моделей 3 связности срабатывают коммутаторы 7 моделей 4 с некоторыми номерами 3. Из блоков 8 памяти этих моделей выполняется считывание кодов в генераторы 9. Причем для некоторых моделей 4 происходит Литы ванйе иэ первого сегмента памяти, а для других моделей 4 считывание выполняется из второго и т.д, сегмента, так как это могло быть второе

5

756421

6

и т.д. с начала моделирования обращение к третьему блоку 8. Запускаются генераторы 9. Тем самым модели 4 начинают моделирование следующих вершин графа.

Далее опять появился импульс на выходе генератора 9 третьей модели 4. По этому импульсу увеличиваются на единицу адреса в блоках 10 и 12 памяти данной модели. В блок 12 записывается значение счетчика 6, чем фиксируется момент окончания следующей, например 5 вершины графа, из блока 10 считывается код 5(00...0101) который поступает на дешифратор 11.

На пятом выходе дешифратора 11 вырабатывается сигнал, по которому устанавливается в 1 пятый разряд всех регистров 13. Возможно, что ни одна модель 3 не сработает, так как у всех регистров 13 может быть один разряд, содержащий код "0". Таким образом работа третьей модели 4 приостановлена до появления сигналов с соответствующих моделей 4, которые в настоящий момент моделируют выполнение, связанных с данной, вершин графа.

Аналогично устройство работает до выполнения всех вершин графа. В результате моделирования одной реализации в блоках 12 памяти моделей 4 содержатся коды времени окончания выполнения вершин графа, распределенных в данной модели 4. Анализ содержимого блоков 10 и 12 памяти дает характеристики времен всех путей графа .

Предложенное устройство из-за наличия новых связей и нового выполнения отдельных блоков отличается от известных достаточно простой функциональной схемой.

Claims (3)

1. Формула изобретения

   1. Устройство для моделирования графов, содержащее генератор импульсов, выход которого соединен со входом счетчика, блок моделей вершин, выходы которого подключены к информационным входам блока моделей вершину отличающееся тем, что, с целью упрощения устройства, выход счетчика подключен управляющим входам блока моделей вершин, а управляющие входы генератора импульсов и блока формирования топологии соединены с управляющим входом устройства.
2. 2. Устройство поп. 1, отличающееся тем, что блок моделей вершин состоит из моделей вершин, каждая из которых содержит блоки памяти, генератор случайных временных интервалов, дешифратор, коммутатор, причем входы коммутатора подключены к соответствующим информационным входам блока моделей вершин, выход коммутатора соединен со входом перво-го блока памяти, выход которого подключен ко входу генератора случайных временных интервалов, выход которого соединен со входом второго блока памяти, выход которого подключен ко входу дешифратора, выходы которого соединены с соответствующими выходами блока моделей вершин, выход генератора случайных временных интервалов подключен к первому входу третьего блока памяти, второй вход которого соединен с соответствующим управляющим входом блока моделей вершин .
3. 3. Устройство по п. 1, о т л и чающееся тем, что блок формирования топологии состоит из моделей связности, каждая из которых содержит регистры, элемент И, формирователь импульсов, причем выход первого регистра соединен с установочным входом второго регистра, информационные входы которого подключены к соответствующим информационным входам блока формирования топологии, выходы первого регистра соединены

   со входами элемента И, выход которого подключен ко входу формирователя импульсов, выход которого соединен с соответствующими' выходами блока формирования топологии, вход первого регистра подключен к соответствующему управляющему входу блока формирования топологии.