SU748419A1 - Device for determining arithmetic mean - Google Patents
Device for determining arithmetic mean Download PDFInfo
- Publication number
- SU748419A1 SU748419A1 SU782622880A SU2622880A SU748419A1 SU 748419 A1 SU748419 A1 SU 748419A1 SU 782622880 A SU782622880 A SU 782622880A SU 2622880 A SU2622880 A SU 2622880A SU 748419 A1 SU748419 A1 SU 748419A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- time
- synchronization unit
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ СРЕДНЕГО (54) DEVICE TO DETERMINE THE AVERAGE
1one
Изобретение относитс к области вычислительной техники, к специализированным устройствам дл обработки статистических экспериментальных данных.5The invention relates to the field of computer technology, to specialized devices for processing statistical experimental data.
Известно устройство дл определени скольз щего среднего 1 , содержащее блок пам ти, сумматор, реверсивный счетчик, блок строби-. ровани , блок управлени .ОA device for determining a moving average 1 is known, which contains a memory block, an adder, a reversible counter, and a strobe block. control unit. About
Наиболее близким по техническому решению вл етс устройство дл определени среднего арифметического, содержащее реверсивный счетчик, элементы И, элемент задержки, счетчик, 15 генератор импульсов, блок пам ти 2 .The closest in technical solution is a device for determining the arithmetic average containing a reversible counter, elements AND, a delay element, a counter, 15 a pulse generator, a memory block 2.
Недостатком известныхустройств вл етс низкое быстродействие и точность,а также сложность аппаратур-20 ной реализации.A disadvantage of the known devices is the low speed and accuracy, as well as the complexity of the equipment-20 implementation.
Целью изобретени вл етс повышение точности, быстродействи и упрощение устройства,The aim of the invention is to improve the accuracy, speed and simplification of the device,
С этой целью в устройство дл 25 определени среднего арифметическо- го введены регистр, цифровой компаратор и блок синхронизации, при этом первый выход блока синхронизации подключен ко второму входу врем - зр АРИФМЕТИЧЕСКОГОFor this purpose, a register, a digital comparator, and a synchronization block are entered into the device for determining the arithmetic average value of 25, and the first output of the synchronization block is connected to the second time input — the offset
|Импульсного преобразовател , к управл ющим входам регистра и блока пам ти , выходы которого соединены с первыми информационными входами цифрового компаратора, вторые информационные входы которого объединены с информационными входами регистра и подключены к соответствующим выходам счетчика, счетный вход которого объединен с первыми входами второго и Третьего элементов И и соединен с выходом элемента задержки, вход элемента задержки объединен с управл ющим входом цифрового компаратора и подключен к выходу первого элемента И, второй вход которого соединен со вторым выходом блока синхронизации , выход генератора импульсов подключен к третьему входу врем -импульсного преобразовател , второй выход которого объединен с управл ющим входом регистра и соединен с первым входом блока синхронизации, второй вход которого подключен к выходу цифрового компаратора, третий и четвертый выходы блока синхронизации соединены соответственно со вторыми входами второго и третьего элементов И, выход третьего элемента ,И подк1почен ко входу ложение реверсивного счетчика, выход второго элемента И соединен со входом вычи тание реверсивного счетчика, выходы которого вл ютс выходами устро ства. Блок-схема устройства представле на на чертеже, Устройство содержит врем -импуль ный преобразователь 1, блок 2 синхр низации, элементзадержки 3, первый второй и третий элементы И 4, 5, 6, генератор импульсов 7, реверсивный счетчик 8, счетчик 9, регистр Ю, блок 11 пам ти и цифровой компаратор 12.; Устройство работает следующим образом. В исходном состо нии реверсивный счетчик 8, регистр 10 и чейки блока пам ти 11 очищены, В момент запуска блока 2 он формирует импульс на первом выходе, устанавлива в нуль счетчик 9, сдвига содержимое блока пам ти 11 и запуска врем импульсный преобразователь, а также сигналом со второго выхода - открывает элемент И 4. Первый же импульс с выхода И 4 проходит через цифро; вой компаратор 12 на второй вход бл ка синхронизации, в результате по в л етс ВЫСОКИЙ потенциал на третьем выходе блока 2. При этом импульсы с выхода И 4 будут поступать на счетн вход счетчика 9 и на суммирующий вход реверсивного счетчика 8. К моменту , когда врем -импульсный преобразователь 1 сформирует импульс н втором выходе, число импульсов, за фиксированное счетчи-ком 9 и реверСИВНЕЛМ счетчиком8, будет пропорциональным входной си1налу, т. ё, будет - в некотором масштабе - пред ставл ть первое, число выборки. Импульс .со второговыхода врем -импул ного преобр1азовател поместит это число в регистр 10. Спуст некоторое врем возникнет второй импульс на первом выходе блока управлени 2 и описанные действи цик:личecJ JJ пов тор тс . Так будет продолжатьс до тех пор, пока не будут заполнены все чейки блока пам ти 11, т. е. пока не сформируетс перва выборка чисел X , , | . 1,2,.. . , п . На реверсивном счетчике 8 при этом будет зафиксированна суглма все чисел выборки, представл юща - в некотором масштабе - их среднее арифметическое. После этого на выходах .блока пам ти 11 будет присутствовать число Х , и цифровой компаратор 12 в очередном цикле работы устройства пропустит импульс на второй вход блока синхронизации лишьтогда, ког да число в счетчике 9 станет равным величине Х. При этом возможны следующие варианты: )ПPulse converter to the control inputs of the register and the memory block, the outputs of which are connected to the first information inputs of the digital comparator, the second information inputs of which are combined with the information inputs of the register and connected to the corresponding outputs of the counter, the counting input of which is combined with the first inputs of the second and third And elements and is connected to the output of the delay element, the input of the delay element is combined with the control input of the digital comparator and connected to the output of the first element And, second Its input is connected to the second output of the synchronization unit, the output of the pulse generator is connected to the third input of the time-pulse converter, the second output of which is combined with the control input of the register and connected to the first input of the synchronization unit, the second input of which is connected to the output of the digital comparator, the third and the fourth outputs of the synchronization unit are connected respectively with the second inputs of the second and third elements And, the output of the third element, And connected to the input of the reversible counter, the output to The second element I is connected to the input of the calculation of a reversible counter, the outputs of which are the outputs of the device. The block diagram of the device is shown in the drawing. The device contains a time-pulse converter 1, a sync block 2, a delay element 3, the first second and third elements AND 4, 5, 6, the pulse generator 7, the reversible counter 8, the counter 9, the register U, memory block 11 and digital comparator 12 .; The device works as follows. In the initial state, the reversible counter 8, the register 10 and the cells of the memory block 11 are cleared. At the time of starting block 2, it generates a pulse at the first output, the counter 9 is set to zero, the contents of the memory block 11 are shifted and the start time of the pulse converter is signal from the second output - opens the element And 4. The first impulse from the output And 4 passes through the digital; comparator 12 to the second input of the synchronization block, as a result, there is a HIGH potential at the third output of block 2. At the same time, the pulses from the output of AND 4 will be fed to the counting input of counter 9 and to the summing input of the reversing counter 8. By the time when the time-pulse converter 1 will form a pulse on the second output, the number of pulses, behind a fixed counter 9 and a reversive NW meter counter 8, will be proportional to the input signal, i.e., will, on some scale, represent the first sample number. An impulse. From the second time-output impulse converter will put this number into the register 10. After some time, a second impulse will appear at the first output of the control unit 2 and the actions described cycle: sec j J turn. This will continue until all the cells of memory block 11 have been filled, i.e., until the first sample of numbers X,, | . 1,2, .. , P . In this case, on the reversible counter 8, all the numbers in the sample will be fixed to the suglma, representing - on some scale - their arithmetic average. After that, the outputs of the memory block 11 will contain the number X, and the digital comparator 12 in the next cycle of the device will pass a pulse to the second input of the synchronization unit only when the number in the counter 9 becomes equal to X. The following options are possible:) P
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782622880A SU748419A1 (en) | 1978-05-24 | 1978-05-24 | Device for determining arithmetic mean |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782622880A SU748419A1 (en) | 1978-05-24 | 1978-05-24 | Device for determining arithmetic mean |
Publications (1)
Publication Number | Publication Date |
---|---|
SU748419A1 true SU748419A1 (en) | 1980-07-15 |
Family
ID=20767712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782622880A SU748419A1 (en) | 1978-05-24 | 1978-05-24 | Device for determining arithmetic mean |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU748419A1 (en) |
-
1978
- 1978-05-24 SU SU782622880A patent/SU748419A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0366619B2 (en) | ||
SU748419A1 (en) | Device for determining arithmetic mean | |
SU851223A1 (en) | Device for determination of carbom equivalent in liquid metal | |
SU721842A1 (en) | Displacement measuring device | |
SU528695A1 (en) | Pulse frequency multiplier | |
SU851427A1 (en) | Device for traffic flow dunamics simulation | |
SU622070A1 (en) | Digital function generator | |
SU741263A1 (en) | Device for computing logarithms of numbers | |
SU1233171A1 (en) | Device for statistical analyzing of cyclic processes | |
SU661814A1 (en) | Ring counter | |
SU746548A1 (en) | Recurrent computer of mathematical expectation | |
SU1105913A1 (en) | Device for calculating partial derivative | |
SU758473A1 (en) | Frequency multiplier | |
SU681428A1 (en) | Device for selecting minimum number | |
SU368553A1 (en) | OPTIMIZER OF THE OPERATING MODE OF INTEGRATING | |
SU1024899A1 (en) | Device for data input from transducers | |
SU845290A1 (en) | Pulse repetition frequency multiplier | |
SU828391A1 (en) | Device for controllable delay of pulses | |
SU951319A1 (en) | Device for bypassing grid area | |
SU1210099A1 (en) | Speed meter with quasi-constant measuring error | |
SU788025A1 (en) | Digital phase meter | |
SU450166A1 (en) | Calculator of the difference of two numbers | |
SU888118A1 (en) | Device for algebraic adding of frequencies | |
SU690341A1 (en) | Device for measuring shaft power and acceleration | |
SU1309049A1 (en) | Device for differentiating pulse-frequency signals |