Изобретение относитс к вычислительной технике и автоматике и может быть использовано в специализированных вычислительных устройствах и системах автоматического регулировани . Известно устройство дл вычислени частной производной, состо щее из двух след щих систем, образованных двум масштабными устройствами и двум интеграторами соответственно, которые соединены между собой посредством ютючей. Выход масштабного устройства независимой переменной соединен с входами логического устройства и компаратора, второй вход которого соединен с опорным источником. Выход масщтабного устройства дифференцируемой функции соединен через дополнительный ключ и логическое устройство с блоком пам ти 1. К недостаткам этого устройства следует отнести невозможность получени результата вычислений в цифровой форме, низкую точность из-за потери информации в запоминающих устройствах, выполненных на аналоговых элементах. Особенно это ощутимо при вычислении частных производных медленно протекающих процессов. Наиболее близким по технической сущности к изобретен ию вл етс устройство дл вычислени частной производной, содержащее триггер, выход которого подключен к первым входам первого и второго элементов И, выходы которых соединены соответственно с первым и вторым счетными входами первого реверсивного счетчика, выходы третьего и четвертого элементов И подключены соответственно к первому и второму счетным входам второго реверсивного счетчика, формирователь пр моугольных импульсов , первый цифро-аналоговый преобразователь и два компаратора. Кроме того, устройство содержит дещифратор, маску, осциллоскоп и запоминающий блок 2. Недостатком этого устройства вл етс низка точность вычислени . Целью изобретени вл етс повышение точности. Поставленна цель достигаетс тем, что в устройство, содержащее триггер, выход которого подключен к первым входам первого и второго элементов И, выходы которых соединены , соответственно, с первым и вторым счетными входами первого реверсивного счетчика, выходы третьего и четвертого элементов И подключены, соответственно, к первому и второму счетным входам второго реверсивного счетчика, формирователь пр моугольных импульсов, первый цифро-аналоговый преобразователь и два компаратора, введены пороговый блок, четыре элемента И два счетчика, второй цифро-аналоговый преобразователь , блок задержки, элемент ИЛИ и генератор тактовых импульсов, выход которого подключен к первым входам третьего и четвертого элементов И и к первому входу п того элемента И, выход которого соединен с первым входом шестого элемента И и со счетным входом первого счетчика, группа выходов которого подключена к группе входов первого цифро-аналогового преобразовател , выход которого соединен с первым входом первого компаратора и со входом порогового блока, выход которого подключен к первому установочному входу триггера, выход которого соединен со вторым входом шестого элемента И, выход которого подключен к счетному входу второго счетчика, выход которого соединен со входом формировател пр моугольных импульсов, выход которого подключен ко входу блока задержки и к первы.м входам седьмого и восьмого элементов И, выходы которых вл ютс выходом устройства, первый информапгионный вход которого соединен со вторым входом первого компаратора, выход которого подключен ко второму входу п того элемента И, второй информационный вход устройства соединен с первым входом второго компаратора , первый и второй выходы которого подключены ко вторым входа.м, соответственно, третьего и четвертого элементов И, выходы которых подключены ко вторым входам, соответственно , первого и второго элементов И вход сброса устройства соединен со входами сброса триггера, первого и второго счетчиков , с первым входом элемента ИЛИ и со входом сброса второго реверсивного счетчика , группа выходов которого подключена к группе входов второго цифро-аналогового преобразовател , выход которого соединен со вторым входом второго компаратора, выход блока задержки подключен ко вторюму входу элемента ИЛИ, выход которого соединен со входом сброса первого реверсивного счетчика, первый и второй выходы которого подключены ко вторым входам, соответственно , седьмого и восьмого элементов И. На чертеже схематически представлено предлагаемое устройство. Устройство содержит информационные входы 1 и 2 устройства, счетчик 3, цифроаналоговый преобразователь ЦАП 4, компаратор 5, элемент И 6, триггер 7, элемент И 8, счетчик 9, формирователь 10 пр моугольных импульсов, блок 11 задержки, реверсивный счетчик 12, цифро-аналоговый преобразователь (ЦАП) 13, компаратор 14, элементы И 15, 16, реверсивный счетчик 17, генератор 18 тактовых импульсов, пороговый блок 19,элементы И 20-23, элемент ИЛИ 24, Устройство работает следующим обраС увеличением независимой переменной Ux , подаваемой на вход 1, срабатывает компаратор 5. С генератора 18 импульсы через элемент И 6 поступают на вход счетчика 3. На выходе цифро-аналогового преобразовател 4 увеличиваетс напр жение, которое подаетс на вход компаратора 5. Происходит уравновешивание схемы. При достижении Оцад некоторого заданного уровн , определ емого пороговым блоком 19, последНИИ вырабатывает потенциал, который подаетс на раздельный вход триггера 7. Триггер 7 устанавливаетс в другор состо ние. С его выхода на элементы И 8, 20 и 21 поступает разрешающий сигнал. На другой вход элемента И 8 поступают импульсы с выхода элемента И 6. Эти импульсы поступают на счетчик 9, который производит подсчет входных импульсов и при достижении некоторого числа NX вырабатываетс импульс напр жени . Этот импульс через формирователь 10 пр моугольных импульсов поступает на блок задержки 11 и элементы И 22, 23. Одновременно с увеличением Ux измен етс Uy,. пода Баемое на вход 2. Уравновещивание след щей системы, состо щей из компаратора 14, элементов И 15, 16, реверсивного счетчика 12 и цифро-аналогового преобразовател 13, происходит аналогично описанному. Отличием в работе данной след щей системы вл етс то, что при Uiwni Uy компаратор 14 разрещает прохождение импульсов на вычитающий вход реверсивного счетчика, а при иц4П; Uy импульсы поступают на суммирующий вход счетчика. С установкой триггера 7 импульсом с порогового блока 19 он разрешает поступление импульсов с выходов элементов И 15 и 16 через элементы И 20 и 21 на суммирующий и вычитающий входы реверсивного счетчика 17. При поступлении импульса с выхода формировател 10 на входы элементов И 22 и 23 на их выходе будет код, значение которого пропорционально частной производной входной функции Uy...Счетчик 3 вырабатывает импульс напр жени при поступлении на ее вход NX импульсов Nx uUxMUi, где Д Ui-ступенька квантовани ЦАП 4 - величина посто нна ; AUx-приращение U (измен ющеес плавно без скачка) от момента срабатывани порогового элемента 19 или при дальнейшей работе от момента по влени импульса с формировател 10. На выходе устройства будет код, соответствующий числу импульсов Ny uUr/AUz(2) где 4 Uj-ступенька квантовани ЦАП 13 - величина посто нна ; AUy-приращение Uy, вызванное изменением Ujc, на величину AUx. После считывани результата вычислени частной производной с помощью элементов И 22 и 23 (дл простоты показаноы их два), счетчик 17 сбрасываетс в нулевое состо ние задержанным импульсом, который поступает с выхода формировател через блок задержки II. Блок задержки задерживает импульс на врем , которое значительно меньше периода повторени импульсов генератора 18. Частота импульсов генератора выбираетс достаточно большой, чтобы след щие системы отрабатывали входные сигналы без задержек. В дальнейщем, с изменением Ux на величину AUx, счетчик 9 вырабатывает очередной импульс, и цикл повтор етс . Пороговый блок 19 определ ет только начальное значение Ux, от которого начинаютс вычислени частных производных функции. Выходной код устройства, пропорциональный количеству импульсов счетчика 17 (Ny), при достаточно малом выбранном значении можно считать точным значением частной производной dUy/dUx. Действительно, из выражений (1) и (2) следует Njr/Nx Д Uy Д и, /Д Ux -AUa или Ny K4Uy/-aUc, где К NX uUiluUz - const. при достаточно малом значении d U;, KMUv KdUy/dUx, т.е. на выходе устройства будет код, пропорциональный частной производной входной функции Uy. По сравнению с известными устройствами в предлагаемом устройстве, при вычислении медленно протекающих процессов. точность вычислени выше на 1,7%, кроме того, результат вычислени частной производной представл етс в цифровой форме.The invention relates to computing and automation and can be used in specialized computing devices and automatic control systems. A device for calculating a partial derivative is known, consisting of two tracking systems, formed by two large-scale devices and two integrators, respectively, which are interconnected by means of a YouTube system. The output of an independent variable scale device is connected to the inputs of a logic device and a comparator, the second input of which is connected to a reference source. The output of the scaleable device of the differentiated function is connected via an additional key and logical device to the memory unit 1. The disadvantages of this device include the impossibility of obtaining the result of calculations in digital form, low accuracy due to loss of information in the memory devices performed on analog elements. This is especially noticeable when calculating the partial derivatives of slowly proceeding processes. The closest in technical essence to the invention is a device for calculating a partial derivative containing a trigger, the output of which is connected to the first inputs of the first and second elements AND, the outputs of which are connected respectively to the first and second counting inputs of the first reversible counter, the outputs of the third and fourth elements And they are connected respectively to the first and second counting inputs of the second reversible counter, the rectangular pulse driver, the first digital-to-analog converter and two coders comparator. In addition, the device contains a deflector, a mask, an oscilloscope, and a storage unit 2. A disadvantage of this device is the low accuracy of the calculation. The aim of the invention is to improve the accuracy. The goal is achieved by the fact that in the device containing a trigger, the output of which is connected to the first inputs of the first and second elements AND, the outputs of which are connected, respectively, to the first and second counting inputs of the first reversible counter, the outputs of the third and fourth elements AND are connected, respectively, to the first and second counting inputs of the second reversible counter, square pulse driver, first digital-to-analog converter and two comparators, a threshold block, four elements, and two counters are entered ik, the second digital-to-analog converter, the delay unit, the OR element and the clock pulse generator, the output of which is connected to the first inputs of the third and fourth elements AND, and to the first input of the fifth element AND, the output of which is connected to the first input of the sixth element AND the input of the first counter, the group of outputs of which is connected to the group of inputs of the first digital-analog converter, the output of which is connected to the first input of the first comparator and to the input of the threshold unit, the output of which is connected to the first installation a full-fledged trigger input whose output is connected to the second input of the sixth element I, the output of which is connected to the counting input of the second counter, the output of which is connected to the input of the square pulse former, the output of which is connected to the input of the delay unit and to the first inputs of the seventh and eighth elements And, the outputs of which are the output of the device, the first information input of which is connected to the second input of the first comparator, the output of which is connected to the second input of the fifth And element, the second information input Reystva connected to the first input of the second comparator, the first and second outputs of which are connected to the second input.m, respectively, of the third and fourth elements And, the outputs of which are connected to the second inputs, respectively, of the first and second elements And the reset input of the device is connected to the reset inputs of the trigger , the first and second counters, with the first input of the OR element and with the reset input of the second reversible counter, the output group of which is connected to the input group of the second D / A converter, whose output is Inna with the second input of the second comparator, the output of the delay unit is connected to the second input of the OR element, the output of which is connected to the reset input of the first reversible counter, the first and second outputs of which are connected to the second inputs of the seventh and eighth elements, respectively. The drawing schematically shows the proposed device. The device contains information inputs 1 and 2 of the device, counter 3, digital-to-analog converter D / A converter 4, comparator 5, element 6, trigger 7, element 8, counter 9, driver 10 rectangular pulses, delay block 11, reversible counter 12, digital analog converter (D / A converter) 13, comparator 14, elements AND 15, 16, reversible counter 17, generator 18 clock pulses, threshold unit 19, elements AND 20-23, element OR 24, The device operates as follows: increasing the independent variable Ux supplied to input 1, triggered comparator 5. With z The pulse 18 through the element 6 is fed to the input of the counter 3. The output of the digital-to-analog converter 4 increases the voltage that is fed to the input of the comparator 5. The circuit is balanced. When the Otsad reaches a certain predetermined level determined by the threshold block 19, the latter generates a potential that is applied to the separate input of the trigger 7. The trigger 7 is set to a different state. From its output elements And 8, 20 and 21 receives the enabling signal. The other input of the element And 8 receives pulses from the output of the element And 6. These pulses go to counter 9, which counts the input pulses and a voltage pulse is generated when a certain number of NX is reached. This pulse, through the shaper of 10 square-wave pulses, arrives at the delay block 11 and the elements 22, 23. Simultaneously with increasing Ux, Uy, changes. Serve to input 2. Balancing of the tracking system, consisting of comparator 14, elements 15, 16, reversible counter 12 and digital-analog converter 13, is similar to that described. The difference in the operation of this tracking system is that, with Uiwni Uy, comparator 14 permits the passage of pulses to the subtracting input of the reversible counter, and with 4p; Uy pulses arrive at the summing input of the counter. With the installation of the trigger 7 pulse from the threshold unit 19, it allows the arrival of pulses from the outputs of the elements 15 and 16 through the elements 20 and 21 to the summing and subtracting inputs of the reversing counter 17. When the pulse from the output of the generator 10 to the inputs of the elements 22 and 23 on their output will be a code whose value is proportional to the partial derivative of the input function Uy ... Counter 3 produces a voltage pulse when NX pulses arrive at its input Nx uUxMUi, where D Ui is the DAC 4 quantization step 4; AUx-increment U (varying smoothly without a jump) from the moment the threshold element 19 is triggered or during further operation from the moment the pulse appears from the generator 10. The output of the device will be a code corresponding to the number of pulses Ny uUr / AUz (2) where 4 Uj- quantization step DAC 13 - the value is constant; AUy-increment Uy, caused by the change in Ujc, by the value of AUx. After reading the result of the calculation of the partial derivative using AND elements 22 and 23 (two are shown for simplicity), counter 17 is reset to the zero state by a delayed pulse, which is output from the driver through the delay unit II. The delay unit delays the pulse by a time that is significantly less than the repetition period of the pulses of the generator 18. The frequency of the pulses of the generator is chosen long enough for the tracking systems to process the input signals without delays. Subsequently, with the change of Ux by the value of AUx, the counter 9 generates the next pulse, and the cycle repeats. The threshold unit 19 determines only the initial value Ux, from which the calculations of the partial derivatives of the function begin. The output code of the device, proportional to the number of pulses of the counter 17 (Ny), with a sufficiently small selected value, can be considered the exact value of the partial derivative dUy / dUx. Indeed, from expressions (1) and (2) it follows Njr / Nx D Uy D u, / D Ux -AUa or Ny K4Uy / -aUc, where K NX uUiluUz is const. for a sufficiently small value of d U ;, KMUv KdUy / dUx, i.e. at the output of the device, there will be a code proportional to the partial derivative of the input function Uy. Compared with the known devices in the proposed device, when calculating slow processes. the calculation accuracy is 1.7% higher; in addition, the result of the calculation of the partial derivative is represented numerically.