SU746601A1 - Масштабный интегратор - Google Patents

Масштабный интегратор Download PDF

Info

Publication number
SU746601A1
SU746601A1 SU762435306A SU2435306A SU746601A1 SU 746601 A1 SU746601 A1 SU 746601A1 SU 762435306 A SU762435306 A SU 762435306A SU 2435306 A SU2435306 A SU 2435306A SU 746601 A1 SU746601 A1 SU 746601A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
scale
unit
Prior art date
Application number
SU762435306A
Other languages
English (en)
Inventor
Виталий Модестович Тарануха
Сергей Михайлович Головко
Original Assignee
Таганрогский радиотехнический институт им. В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им. В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им. В.Д.Калмыкова
Priority to SU762435306A priority Critical patent/SU746601A1/ru
Application granted granted Critical
Publication of SU746601A1 publication Critical patent/SU746601A1/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

(54) МАСШТАБНЫЙ ИНТЕГРАТОР
I
Изобретение относитс  к области цифровой вычислительной техники и может быть использовано в однородных вычислительных системах дл  согласовани  масштабов.
Известно устройство, содержащее счетчик, триггер, и элементы И. В счет- чик заноситс  масштаб. Импульс переполнени  счетчика устанавливает триггер в единичное состо ние, открьюаетс  эле мент И и на его выход начинают проходить синхроимпульсы, которые управл ют процессом вычислени  1.
Недостатком известного устройства  вл етс  необходимость дополнительного расчета диапазона изменени  переменных, что удлин ет врем  подготовки задачи к решению.
Из известных устройств наиболее близким по технической сущности  вл  решаюший блок дл  цифрового диф ференциальното анализатора, содержащий сумматор, регистр остатка, блок выделени  приращений, умножитель, причем
ВЫХОД сумматора соединен со входом блока вьщелени  приращений, выход которого  вл етс  выходом устройства 2.
К недостаткам известного устройства следует отнести то, что масштабные коэффициенты в процессе решени  не мен ютс , поэтому вес входных: и выходньгх приращений в процессе решени  не может мен тьс , что удлин ет врем  решени  задачи и снижает точность вычислений.
10
Цель изобретени  - повышение точности и быстродействи .
Поставленна  цель достигаетс  тем, что в интегратор введены блок управлени , кольцевой регистр масштаба, блок
15 форлшровани  знака разности весов, блок формировани  сигнала переполнени  и элемент И, причем первый и второй выходы блока управлени  соединены соответственно с первым и вторым управ20 л ющими входами кольцевого регистра масштаба, с первым и вторым управл ющими аходами блока формировани  сигнала переполнени  и с первым и вторым
746601 управл ющими входами блока.формировани  знака разности весов, первый и второй выходы кольцевого регистра масштаг ба соединены соответственно с первым и вторым входами блока формировани  знак разности весов третий выход кольцевого регистра масштаба соединен со вторым входом умножител , выход которого сое динен с первым входом сумматора, выхо блока формировани  знака разности весов соединен со входом блока переполнени  и со вторым входом элемента И, выход которого соединен со вторым атсодом сумматора, выход сумматора соединен со входом регистра остатка, выход регистра остатка соединен с первым входом элемента И, первый вход умножител , третий вход кольцевогЬ регистра масштаба, первый вход блока формировани  знака разности весов и группа входов блока управлени   вл ютс  входами устройства, выход блока формирований сигнала переполнени   вл етс  выходом устройства. На чертеже приведена блок-схема уст ройства. Устройство содержит регистр 1 остат ка, блок 2 формировани  сигнала переполнени , выход 3, по которому выдаетс  сигнал переполнени , блок 4 формировани  знака разности весов, вход 5 записи начального значени  разности весов, регистр 6 масштаба вход 7 записи начального масштаба, блок 8 управлени , вход 9, по которому поступает сигнал увеличени  веса входного приращени , вход 10, по которому поступает сигнал уменьшени  веса подынте гральной функции, вход 11, но которому поступает сигнал увеличени  веса подйШеграЛьной функции, элемент 12 И сумматор 13, умножитель 14, вход 15 . по которому поступает приращение, бло 16 вьщелени  приращени , выход 17, по которому выдаетс  приращение, Устройство работает следующим обра зом. ./ В исходном состо нии в регистр 6 записываетс  начальный масштабный импульс, а в блок 4 - знак разности весов. Вер входного приращени  может быт больше или меньше веса младшего разр да подинтегральной функции. Если ве входного приращени  больше веса младшего разр да подинтегргшьной фуьтции, то в блоке 4 записьшаетс  положительн знак разности весов, а в соответствую щем разр де регистра 6 масштабный импульс (при равенстве веса-входного приращени  с весом младшего разр да фушсции масштабный импульс записьтаетс  в младший разр д регистра 6). Если вес входного приращени  меньше веса младшего разр да подинтегральной функции , то в блоке 4 записьюаетс  отрицательный знак разности весов, а в соответствующем разр де регистра 6 масштабный импульс (когда вес входного приращени  меньше веса младшего разр да функции на едваницу, то масштабный импульс записьшаетс  в старшем разр де регистра 6). Если в блоке 4 записан отрицательный знак разности весов, то этим блоком выдаетс  сигнал на подключение элементом 12 И выхода регистра 1 ко входу сумматора 13, При этом в регистре 1 накапливаютс  весовые приращени , которые меньше веса младшего разр да подинтегральной функции . Весовые приращени  выдаютс  умножителем 14 по масштабному импульсу, поступающему из вьпсода регистра 6. Когда накопленна  величина станет соизмерима с весом младшего разр да подинтегральной функции, то блоком 1ё вьщел етс  приращение, а остаток записьшаетс  в регистр 1. Наибольша  скорость выдачи приращений будет,когда масштабный импульс находитс  в старшем разр де, а наименьша  - когда масштабный имнульс в младшем разр де регистра 6. . Если в блоке 4 записан положительный знак разности весов, то этим блоком выдаетс  сигнал на отключение элементом 12 И выхода регистра 1 от входа сумматора 13. При этом умножителем 14 совместно с регистром 6 и блоком 16 выдаютс  приращени , вес которых равен весу младшего разр да подинтегральной функции, если масштабный имдульС находитс  в младшем-разр де регистра 6, А при сдвиге масштабного импульса влево, вес приращений будет увеличиватьс  за счет того, что каждый сдвиг масщтабного импульса влево приводит к дополнительной задержке входного приращени , что эквивалентно увеличению веса входного приращени .; Сигналы на увеличение веса входных приращений вырабатываютс  блоком 8 управлени , при поступлении на вход 9 сигнала увеличени  веса входного прирагщени  и при отсутствии сигнала изменени  веса подинтегральной функции, при поступпении на ьход 9 сигнала увеличени  ёес ВХОДНОГО приращени  и при поступлении В.ХОД 10 сигнала на уменьшение веса по интеграпьной функции,при отсутствии вх ного сигнала увеличени  веса входного приращени  и при поступлении на вход 10 сигнала на уменьшение веса подинте гральной функции, при отсутствии входно го сигнала увеличени  веса входного пр ращени  и при поступлении на вход 10 сигнала на уменьшение веса подынтеграл ной функции. &IOK управлени  8 вырабатывает сиг нал на уменьшение веса входного приращени  при поступлении на вход. 11 сигна па на увеличение веса подинтегральной функции и при отсутствии входного сигна ла увеличени  веса приращени . По сигналу увеличени  веса входного приращени  масштабный импульс, записаннь1й в регистр 6, сдвигаетс  влево, а по сигналу уменьшени  веса входного приращени  масштабный импульс сдвигаетс  вправо. Когда масштабный импул переходит из младшего разр да в старший разр д регистра 6 или наоборот, то вырабатываетс  блоком 4 сигнал изменени  знака разности весов. При этом знак мен етс  с отрицательного на положительный . Когда масштабный импульс находитс  в старшем разр дке регистра 6 и при поступлении из блока 8 управлени  сигнала на увеличение веса приращени . В этом случае масштабный импуЛьс перезаписываетс  в младший разр д регистра 6. При дальнейшем увеличении веса приращени  масштабный импульс каждый раз будет сдвигатьс  на один разр д влево, и, когда масштабный импульс повторно запишетс  в старший разр д регистра 6 и при поступлении из блока 8 управлени  сигнала на увеличение веса, блоком 2 вырабатываетс  сигнал переполнени . А знак разности весов мен етс , с положительного на отрицательный, когда масштабный импульс находитс  в младшем разр де регистра 6 и при поступлении из блока 8 управлени  сигнала на уменьшение веса приращени . При этом масигеабкый импульс перезаписываетс  в старший раз р д регистра 6. При дальнейшем уменьшении веса приращени  масштабный импупьс каждый раз будет сдвигатьс  на один разр д вправо, и когда масштабнь1й импульс повторно запишетс  в младший разр д регистра 6 и при поступленйи из устройства управлени  сигнала на уме11 ьшение веса, блоком 01 2 вырабатываетс  переполнесигнал ки . . Таким образом, введение новых блоков в устройство позвол ет автоматически согласовать масштаб входных приращ.(, НИИ с масштабом соответствующей подинтегральной функции в процессе решени , что позвол ет повысить точность решени  при заданной скорости решени . Кроме того, сокращаетс  врем  подготовки задачи к решению, поскольку расчет масщтаба в предложенном устройстве осуществл етс  по начальным значени м переменных и не требуютс  данные о диапазоне изменени  всах переменных . ормула изобретени Масштабный интегратор, содержащий сумматор, регистр остатка, блок выделени  приращений, умножитель, причем выход сумматора соединен со входом блока выделени  приращений. Выход которого  вл етс  выходом устройства, отличающийс  тем, что, с целью повышени  точности и быстродействи  интегратора, в него введены блок управлени , кольцевой регистр масштаба, блок формировани  знака разности весов, блок формировани  сигнала переполнени  и элемен г И, причем первый и второй выходы блока управлени  соединены соответственно с первым.и вторым управл ющим входами кольцевого регистра масштаба, с первым и вторым управл ющими входами блока формировани  сигнала переполнени  и с первым и вторым управл ющими входами блока формировани  знака разности весов J первый и второй выходы кольцевого регистра масштаба соединены соот-. ветственно с первым и вторым входами блока формировани  знака разности весов, третий выход кольцевого регистра масштаба соединен со вторым входом умножител , выход которого соединен с первым входом сумматора, выход блока формировани  знака разности весов соединен со входом блока переполнени  и со вторым аходом элемента И, выход которого соеинен со вторым входом сумматора, выод сумматора соединен со входом реистра остатка, выход регистра остатка оединен с первым аходом элемента И, ервый ьход умножител , третий вход олбцевого регистра масштаба, первый ход блока формировани  знака разноси весов и группа входов блока упраслеНИЯ  вл ютс  входами устройства, выход блока формировани  сигнала переполнени   эл етс  вьрсодом устройства. Источники информации, прин тые во внимание при экспертизе 7466 5 018 1.Дригваль Г. П, Цифровые дифференциальные анализаторы, М. , 1970 Советское радио , 2.Авторское свидетельство СССР № 355631, кл. Q06 Т 1/02, 1969 ( прототип).

Claims (1)

  1. Формула изобретения
    Масштабный интегратор, содержащий сумматор, регистр остатка, блок выделения приращений, умножитель, причем выход сумматора соединен со входом блока выделения приращений, Выход которого является выходом устройства, о т л ичаюшийся тем, что, с целью повышения точности и быстродействия интегратора, в него введены блок управления, кольцевой регистр масштаба, блок формирования знака разности весов, блок формирования сигнала переполнения и элемент И, причем первый и второй выходы блока управления соединены соответственно с первым, и вторым управляющим входами кольцевого регистра масштаба, с первым й вторым управляющими входами блока формирования сигнала переполне'ния й с первым и вторым управляющими входами блока формирования знака разности весов,первый и второй выходы кольцевого регистра масштаба соединены соот-: ветственно с первым и вторым входами блока формирования знака разности весов, третий выход кольцевого регистра масштаба соединен со вторым входом умножителя, выход которого соединен с первым входом сумматора, выход блока формирования знака разности весов соединен со входом блока переполнения и со вторым входом элемента И, выход которого соединен со вторым входом сумматора, выход сумматора соединен со входом регистра остатка, выход регистра остатка соединен с первым входом элемента И, первый вход умножителя, третий вход кольцевого регистра масштаба, первый вход блока формирования знака разности весов и группа входов блока управле-
    7 746601 ния являются входами устройства, выход [блока формирования сигнала переполнения является выходом устройства.
SU762435306A 1976-12-28 1976-12-28 Масштабный интегратор SU746601A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762435306A SU746601A1 (ru) 1976-12-28 1976-12-28 Масштабный интегратор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762435306A SU746601A1 (ru) 1976-12-28 1976-12-28 Масштабный интегратор

Publications (1)

Publication Number Publication Date
SU746601A1 true SU746601A1 (ru) 1980-07-07

Family

ID=20688733

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762435306A SU746601A1 (ru) 1976-12-28 1976-12-28 Масштабный интегратор

Country Status (1)

Country Link
SU (1) SU746601A1 (ru)

Similar Documents

Publication Publication Date Title
US3829785A (en) Circuit arrangement for digital frequency measurement
US4420809A (en) Frequency determining apparatus
US3927305A (en) Fuel economy indicator having range selected filters
SU746601A1 (ru) Масштабный интегратор
SU668627A3 (ru) Устройство автоматической установки нул весов с цифровой индикацией
SU1149234A1 (ru) Цифровой генератор гармонических функций
SU828199A1 (ru) Параллельный цифровой интегратор с пла-ВАющЕй зАп ТОй
SU448578A1 (ru) Генератор импульсов с линейно измен ющейс частотой
SU525116A1 (ru) Частотный интегратор
SU752814A1 (ru) Многодекадное пересчетное устройство с управл емым коэффициентом пересчета
SU978364A1 (ru) Устройство цифрового сопровождени фазы периодического сигнала
SU1166172A1 (ru) Устройство дл отображени информации
SU760157A1 (ru) Устройство для приема частотно—импульсной информации 1
SU543945A1 (ru) Частотно-импульсный функциональный преобразователь
SU955043A1 (ru) Квадратор
SU1385228A1 (ru) Умножитель частоты
SU705360A1 (ru) Цифровой измеритель средней частоты
SU1667063A1 (ru) Устройство цифровой аддитивной коррекции частотно-импульсного сигнала
SU873381A1 (ru) Устройство автоматической подстройки частоты
SU894720A1 (ru) Устройство дл вычислени функций
JPS5840421Y2 (ja) デイジタル微分解析機
SU572932A1 (ru) Управл емый делитель частоты
SU597986A1 (ru) Цифровой фазометр
SU1322334A1 (ru) Устройство дл счета изделий
SU627480A1 (ru) Цифровой экспоненциальный генератор