SU1166172A1

SU1166172A1 - Устройство дл отображени информации

Info

Publication number: SU1166172A1
Application number: SU772552601A
Authority: SU
Inventors: Зинаида Валентиновна Ивановская; Алексей Федорович Махота
Original assignee: Харьковский Институт Радиоэлектроники
Priority date: 1977-12-07
Filing date: 1977-12-07
Publication date: 1985-07-07

Abstract

УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ИНФОРМАЦИИ, содержащее первый и второй регистры, генератор импульсов, первый блок элементов И, первый выход которого соединен с первыми входами блока элементов ИЛИ и элемента И, второй вход которого подключен к выходу триггера, пр мой вход которого соединен с выходом элемента И и с вторым входом блока элементов ИЛИ, выход которого подключен к входу дешифратора, выход которого соединен с первым входом блока индикации, второй вход которого подключен к первому выходу коммутатора и к первому входу первого блока элементов И, второй выход которого соединен с входом коммутатора, второй выход которого подключен к инверсному входу триг гера, отличающеес тем, что, с целью повышени надежности устройства, оно содержит третий и четвертый регистры, второй блок элементов И, таймер, вычислительный блок и формирователь импульсов, первый вход которого соединен с выходом генератора импульсов и с входом таймера, выход которого подключен к первому входу вычислительного блока, второй и третий входы которого соединены с выходами первого и второго регистров и с первым и вторым входами второго блока элементов И, третий вход которого подключен к первому выходу формировател импульсов, второй вход которого соединен с выходом вычислительного блока, i четвертый и п тый входы которого подключены к второму и третьему входам пер (Л вого блока элементов И и к выходам третьего и четвертого регистров, первые входы которых соединены к первому и второму выходам второго блока элементов И, а вторые входы третьего и четвертого регистров подключены к второму выходу формировател импульсов, третий вход которого вл етс управл ющим входом устройства. а 05 ю

Description

Изобретение относитс к цифровой автоматике и информационно-измерительной технике и может найти применение в индикаторных устройствах цифровой аппаратуры .

Известно устройство дл индикации, в котором дл повышени надежности считывани информации производитс гашение нулей перед первой значащей цифрой 1.

Однако в этом устройстве не предусмотрено гашение последних нулей дробной части.

Наиболее близким техническим решением вл етс устройство дл цифровой индикации , в котором предусмотрено гашение нулей перед первой значащей цифрой и последних нулей дробной части. Устройство содержит индицируемые декады и регистр зап той, выходы которых соединены с первым и вторым входами элементов И, у которых третий вход соединен с одним из выходов реверсивного коммутатора и первым входом индикаторов, первый выход элемента И соединен с первым входом элемента И и через элементы ИЛИ и дешифратор - с вторым входом индикаторов, при этом второй выход элементов И через реверсивный коммутатор соединен с нулевым входом триггера запрета , выход которого, в свою очередь, через элемент И соединен с единичным входом запрета и входами элементов ИЛИ 2.

Недостатком известного устройства вл етс низка надежность, обусловленна тем, что при изменении индикации динамических параметров, измен ющихс в диапазоне от до Хспо., ПРОИСХОДИТ быстрое изменение цифр в одном и том же разр де. Это вызывает мигание цифр, высвечиваемых индикаторами, что затрудн ет считывание информации и может привести к ошибкам оператора.

Цель изобретени - повышение надежности устройства за счет обеспечени автоматической регулировки динамического диапазона индикации.

Поставленна цель достигаетс тем, что устройство, содержащее первый и второй регистры, генератор импульсов, первый блок элементов И, первый выход которого соединен с первыми входами блока элементов ИЛИ и элемента И, второй вход которого подключен к выходу триггера, пр мой вход которого соединен с выходом элемента И и с вторым входом блока элементов ИЛИ, выход которого подключен к входу дешифратора , выход которого соединен с первым входом блока индикации, второй вход которого подключен к первому выходу коммутатора и к первому входу первого блока элеI ментов И, второй выход которого соединен с входом коммутатора, второй выход которого подключен к инверсному входу триггера , содержит третий и четвертый регистры , второй блок элементов И, таймер, вычислительный блок и формирователь импульсов, первый вход которого соединен с выходом генератора импульсов и с входом таймера, выход которого подключен к первому входу

вычислительного блока, второй и третий входы которого соединены с выходами первого и второго регистров и с первым и вторым входами второго блока элементов И, третий вход которого подключен к первому выходу формировател импульсов, второй вход которого соединен с выходом вычислительного блока, четвертый и п тый входы которого подключены к второму и третьему входам первого блока элементов И и к выходам третьего и четвертого регистров, первые вхо5 ДЫ которых соединены к первому и второму выходам второго блока элементов И, а вторые входы третьего и четвертого регистров подключены к второму выходу формировател импульсов, третий вход которого вл етс управл ющим входом устройства.

0 На чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит первый 1 и второй 2 регистры, первый блок 3 элементов И, коммутатор 4, блок 5 индикации, дешифратор 6, триггер 7, элемент И 8, блок 9 элементов , ИЛИ, генератор 10 импульсов, таймер 11, формирователь 12 импульсов, вычислительный блок 13, третий 14 и четвертый 15 регистры, второй блок 16 элементов И. Устройство работает следующим обра0 зом.

Информаци , наход ща с в первом регистре 1 числа и втором регистре 2 зап той , периодически с частотой, определ емой формирователем 12 импульсов, переписываетс через второй блок 16 элементов И в предварительно обнуленные третий регистр 14 числа и четвертый регистр 15 зап той, содержимое которых индицируетс блоком 5 индикации. Вычислительный блок 13 под воздействием управл ющих сигналов, поступающих с таймера 11, производит вычисление приращени содержимого первого регистра 1 относительно содержимого третьего регистра 14 с учетом положений зап тых, определ емых содержимым второго 2 и четвертого 15 регистров зап тых. Поскольку вычисление приращений производитс за одинаковые промежутки времени , вычисленное значение приращени пропорционально скорости изменени информации в первом 1 и втором 2 регистрах.

0 Формирователь 12 импульсов, на первый вход которого поступают импульсы от генератора 10 импульсов, построен таким образом , что при увеличении приращени , соответствующего скорости изменени содержимого первого 1 и второго 2 регистров.

частота на его выходе увеличиваетс и Наоборот, т.е. при увеличении (уменьшении) скорости изменени содержимого первого 1 и второго 2 регистров, увеличиваетс (умень

Claims

УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ИНФОРМАЦИИ, содержащее первый и второй регистры, генератор импульсов, первый блок элементов И, первый выход которого соединен с первыми входами блока элементов ИЛИ и элемента И, второй вход которого подключен к выходу триггера, прямой вход которого соединен с выходом элемента И и с вторым входом блока элементов ИЛИ, выход которого подключен к входу дешифратора, выход которого соединен с первым входом блока индикации, второй вход которого подключен к первому выходу коммутатора и к первому входу первого блока элементов И, второй выход которого соеди- нен с входом коммутатора, второй выход которого подключен к инверсному входу триггера, отличающееся тем, что, с целью повышения надежности устройства, оно содержит третий и четвертый регистры, второй блок элементов И, таймер, вычислительный блок _λи формирователь импульсов, первый вход которого соединен с выходом генератора импульсов и с входом таймера, выход которого подключен к первому входу вычислительного блока, второй и третий входы которого соединены с выходами первого и второго регистров и с первым и вторым входами второго блока элементов И, третий вход которого подключен к первому выходу формирователя импульсов, второй вход которого соединен с выходом вычислительного блока, _очетвертый и пятый входы которого под- S ключены к второму и третьему входам первого блока элементов И и к выходам третьего и четвертого регистров, первые входы которых соединены к первому и второму выходам второго блока элементов И, а вторые входы третьего и четвертого регистров подключены к второму выходу формирователя импульсов, третий вход которого является управляющим входом устройства.

>