SU742913A1 - Timing pulse shaper - Google Patents
Timing pulse shaper Download PDFInfo
- Publication number
- SU742913A1 SU742913A1 SU772509617A SU2509617A SU742913A1 SU 742913 A1 SU742913 A1 SU 742913A1 SU 772509617 A SU772509617 A SU 772509617A SU 2509617 A SU2509617 A SU 2509617A SU 742913 A1 SU742913 A1 SU 742913A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- decoder
- counter
- control
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Description
Изобретени относитс к автоматике и вычислительной технике и может быть использовано в системах дискретной ав- томатики и устройствах управлени специализированных вычислительных машин дл формировани последовательностей серий тактовых импульсов. Известен формирователь тактовых им пульсов, содержащий счетчик, дешифрато задающий генератор, блок управлени и элементы И С13 . Однако известный формирователь не обеспечивает выдачу последовательностей серий тактовых импульсов с заранее заданным числом импульсов в каждой серии , а также отдельных серий импульсов Кроме этого, он не обеспечивает формирование последовательностей с переменным числом импульсов, состо щих из лю бых одноименных тактовых импульсов, ко торые следуют с частотой задающего ген ратора. Наиболее близким по технической сущ ности к изобретению вл етс формирова тель тактовых импульсов, содержащий за- дающий генератор, блок управлени , счетчик , счетчик циклов, дешифратор, элемент задержки, первый и второй элементы ИС2. Недостатки известного формировател - не обеспечение выдачи последовательностей серий тактовых импульсов с переменным числом серий, формирование последо- вательностей серий тактовых импульсов с переменным числом импульсов, состо щих из любого сочетани тактовых импульсов, а также формирование последовательностей с переменным числом импульсов, состо щих из любых одноименных тактовых импульсов, которые следуют с частотой задающего генератора . Цель изобретени - расширение функциональных возможностей, а именно формирование серий с произвольным числом и номерами тактовых импульсов в серии. Поставленна цель достигаетс тем, что в формирователь тактовых импульсов, содержащий задающий генератор, блок уп-The invention relates to automation and computing and can be used in discrete automatics systems and control devices of specialized computers to form a series of clock pulses. A known clock pulse former contains a counter, a decrypted oscillator, a control unit, and AND elements C13. However, the known driver does not provide the output of a series of clock pulses with a predetermined number of pulses in each series, as well as individual pulse series. In addition, it does not ensure the formation of sequences with a variable number of pulses consisting of any like clock pulses that follow frequency of the master gene generator The closest in technical terms to the invention is a clock generator, comprising a master oscillator, a control unit, a counter, a cycle counter, a decoder, a delay element, the first and second IC2 elements. The disadvantages of the well-known driver are not ensuring the issuance of series of clock pulses with a variable number of batches, the formation of sequences of clock series with a variable number of pulses consisting of any combination of clock pulses, and the formation of sequences with a variable number of pulses consisting of any clock pulses that follow the frequency of the master oscillator. The purpose of the invention is to expand the functionality, namely the formation of a series with an arbitrary number and numbers of clock pulses in the series. The goal is achieved by the fact that the driver of clock pulses, which contains the master oscillator, has a block of
равлени , счетчик, счетчик циклов, дешифратор , элемент задержки, первый и второй элементы И, причем первый выход блока управлени подключен к первому вкоау первого элемента И, выход которо™ Го подключен к установочному входу с;етчика пиклов, выход которого подключен ко входу блока управлени , выход задающего генератора подключен к первому входу второго элемента И, выход которого подключен к счетному вкоа.у счетчика, установочный вход которого подключен К выходу элемента задержки, а выход - к первому входу дешифратора, выходы которого вл ютс выходами формировател TaATijfVfcsx импульсов, введены управл ющий дешифратор, регистр признака, перйый и второй триггеры, элемент ИЛИ, элемент , причем второй выход блока управлени подшзючен ко входу регистра признака, выход которого подключен ко второму входу первого элемента И и к управл ющему входу управл ющего дешифратора , входы которого подключены к выводам дешифратора, первый выход - к tiepBOMy входу элемента ИЛИ, второй вы- оц - к счетному входу счетчика циклов, третий выход - к единичному входу пер. Вого триггера, нулевые входы первого и Второго триггеров и второй вход элемен та ИЛИ подключены к выходу счетчика щиклов, единичный, вход второго триггера к первому выходу блока управлени , нулевой выход первого и единичный выход второго триггеров подключены соответстйенно ко второму и третьему входам второго элемента И, выход задающего генератора через элемент НЕ подключен ко бторому входу дешифратора, выход элемента ИЛИ ко входу элемента задерж ки.control, counter, cycle counter, decoder, delay element, first and second elements AND, the first output of the control unit being connected to the first Vcoau of the first element AND whose output ™ Go is connected to the installation input from; a picker whose output is connected to the input of the unit control, the output of the master oscillator is connected to the first input of the second element I, the output of which is connected to the counter of the counter, the installation input of which is connected to the output of the delay element, and the output to the first input of the decoder, the outputs of which The outputs of the TaATijfVfcsx pulse generator, the control decoder, the register of the feature, the first and second triggers, the OR element, and the second output of the control unit are connected to the input of the characteristic register, the output of which is connected to the second input of the first element AND and to the control input the control decoder whose inputs are connected to the decoder pins, the first output to the tiepOMy input of the OR element, the second output to the counting input of the cycle counter, the third output to the single input of the trans. Vogo triggers, zero inputs of the first and second triggers and the second input of the OR element are connected to the output of the box counter, the single input of the second trigger to the first output of the control unit, zero output of the first and single output of the second trigger are connected respectively to the second and third inputs of the second element AND , the output of the master oscillator through the element is NOT connected to the second input of the decoder, the output of the element OR to the input of the delay element.
Ни чертеже изображена функциональна схема формировател .The drawing shows a functional diagram of the shaper.
Формирователь тактовых импульсов содержит блок 1 управлени , регистр 2 признака, счетчик 3, счетчик 4 циклов, задающий генератор 5, дешифратор 6, управл ющий дешифратор 7, первый второй триггеры 8 и 9, элемент 1О И/1И, первый и ВТО1.1ОЙ элементы 11 и 12 И, элемент 13 НЕ, элемент 14 задержки и выходы 15 , . о . , 15 формировател .The clock pulse generator contains a control block 1, a register 2 of a sign, a counter 3, a counter of 4 cycles, a master oscillator 5, a decoder 6, a control decoder 7, the first second second triggers 8 and 9, the element 1О И / 1И, the first and ВТО1.1ОЙ elements 11 and 12 AND, element 13 is NOT, element 14 is delay and outputs 15,. about . , 15 shaper.
Формирователь тактовых импульсов работает следующим образом.Shaper clock pulses works as follows.
Перед началом работы регистр 2 признака, счетчик 4 циклов, первый триггер 8, второй триггер 9 и счетчикBefore you start, the register 2 features, the counter 4 cycles, the first trigger 8, the second trigger 9 and the counter
3 устанавливаютс в нулевое (исходное) состо ние (цепи установки элементов пам ти на чертеже не показаны).3 is set to the zero (initial) state (the installation circuit of the memory elements is not shown in the drawing).
6 режиме формировани последовательности серий тактовых импульсов работа .начинаетс с записи в регистр 2 признака управл ющего слова. Управл ющее слово вырабатываетс на втором выходе блока 1 управлетга и определ ет режим работы фор у1ировател .6, the sequence of forming a series of clock pulses, operation, begins with an entry in register 2 of the control word flag. The control word is generated at the second output of the control unit 1 and determines the operation mode of the formatter.
После записи управл ющего слова в регистр 2 признака блок 1 управлени After the control word is written to register 2, the control unit 1
вырабатывает на нервом выходе сигнал Пуск. По этому сигналу срабатывает первый элемент 11 И ив счетчик 4 циклов записываетс число, равное коли честву серий тактовых импульсов, кото-generates a nerve signal Start. This signal triggers the first element 11 And the counter of 4 cycles records the number equal to the number of series of clock pulses, which
рые необходимо сформировать. Одновременно сигнал Пуск устанавливает в единичное состо ние второй триггер 9. Сигнал с единичного выхода второго триггера 9 поступает на третий вход второго элемента 12 И, на второй вход которого подаетс разрешающий сигнал с нулевого выхода первого триггера 8. После этого тактовые импульсы с выхода задающего генератора 5 через открытыйrye need to form. At the same time, the Start signal sets the second trigger 9 to one state. The signal from the single output of the second trigger 9 goes to the third input of the second element 12 I, the second input of which is supplied with an enable signal from the zero output of the first trigger 8. Thereafter, the clock pulses from the output of the master oscillator 5 through open
второй элемент 12 И начинают поетупать на счетный вход счетчика 3. В момент отсутстви тактового импульса на выходе элемента 13 НЕ по вл етс сигнал, который опрашивает дешифратор 6. В заthe second element 12 And begin to arrive at the counting input of the counter 3. At the moment of the absence of a clock pulse, the signal that the polling of the decoder 6 does NOT appear at the output of the element 13
висимости от состо ни счетчиков 3 дешифратор 6 формирует серию тактовых импульсов, которые последовательно поступают на выходные шины 15 , . . ., i5 и на входы управл ющего дешифрато-Depending on the state of the counters 3, the decoder 6 forms a series of clock pulses, which are successively fed to the output buses 15,. . ., i5 and to the inputs of the control descramble
ра 7. На управл ющие входы управл ющего деи1ифратора 7 подаетс информаци в виде параллельного кода с выхода регистра 2 признака. В данном режиме с выхода регистра 2 признака поступает та-7. The information inputs in the form of a parallel code from the output of register 2 of the characteristic are supplied to the control inputs of the control de- fector 7. In this mode, from the output of register 2, the sign comes
кой код, при помощи которого управл ю- ЩИ дешифратор 7 подготавливаетс к срабатыванию в момент формировани последнего тактового импульса в серии. По сигналу со второго выхода управл ющегоThis is the code with which the control of the SOFTWARE decoder 7 is prepared to operate at the moment of the formation of the last clock pulse in the series. According to the signal from the second control output
дешифратора 7 счетчик 4 ци1шов фиксирует факт выдачи первой серии тактовых импульсов.. Сигнал с первого выхода управл ющего дешифратора 7 через элемент 10 ИЛИ и элемент 14 задержки поступа-the decoder 7, the counter 4 Tsishov records the fact that the first series of clock pulses was issued. The signal from the first output of the control decoder 7 through the element 10 OR and the delay element 14
ет на установочный вход счетчика 3, перевод его в исходное (нулевое) состо ние . После этого формирователь тактовых импульсов начинает вырабатывать очеред- 57 ную серию тактовых импульсов, котора формируетс аналогично вышеописанному После того, как сформировано необхо димое число серий тактовых импульсов, на выходе счетчика 4 циклов формируетс сигнал, который поступает на нулевы входы первого и второго триггеров 8 и 9 и на установочный вход счетчика 3, устанавлива их в исходное (нулевое) состо ние. На этом процесс формировани серий тактовых импульсов заканчиваетс . Одновременно сигнал с выхода счетчика 4 циклов поступает в блок 1 управ лени , который обновл ет содержимое регистра 2 признака. По очередному сиг налу Пуск формирователь вырабатывае новую последовательность с заданным числом серий тактовых импульсов. В режиме формировани последователь ностей серий тактовых импульсов с пере менным числом импульсов, состо щих из любого сочетани тактовых импульсов, работа формировател начинаетс также с записи в регистр 2 признака управл ю щего слова. В этом режиме управл ющее слово содержит число серий тактовых импульсов, номера тактовых импульсов в серии и номер последнего тактового импульса в серии. По- сигналу Пуск из регистра 2 признака через элемент 11 И в счетчик 4 циклов записываетс число /V, которое рассчитываетс по формуле /V(f + , где /гг.- число серий тактовых импульсов в последовательност а /t - число необходимых операций иск , лючени используемых тактовых импульсов из полной серии. Одновременно сигнал Пуск устанавливает в единичное состо ние триггер 6. Начинаетс процесс формировани серий тактовых импульсов. Если необходимо исключить соответствующий тактовый импульс из серии, то на основании информации с выхода регистра 2 признака и по сигналу с выхода дешифратора 6 срабатывает управл ющий дешифратор 7. В данном случае управл ющий дешифратор 7 формирует сигналы на первом и вт ром выходах. Сигнал с первого выхода управл ющего дешифратора 7 переводит счетчик 3 в состо ние, соответствующее формированию очередного импульса серии тактовых импульсов. Сигнал со второго выхода поступает на счетный вход счетчика 4 циклов, где фиксируетс факт выполнени операции исключени Н9использу 36 смых тактовых импульсов из полной серии. По чередному сигналу с выхода элемента 13 f-lE вырабатываетс очередной тактовый импульс. После выдачи последнего тактового импульса на первом и втором выходах управл ющего дешифратора 7 формируютс сигналы упрашшни . Сигнал с первого выхода дешифратора 7 устанавливает счетчик 3 в исходное (нулевое ) состо ние, а сигнал со второго выхода поступает на счетный вход счетчика 4 циклов, где фиксируетс факт выдачи первой серии тактовых импульсов, состо щий из выбранного сочетани тактовых импульсов. После того, как будет сформировано необходимое число серий тактовых импульсов, счетчик 4 циклов вырабатывает сигнал управлени , который устанавливает первый и второй триггеры 8 и 9 ; счетчик 3 в исходное (нулевое ) состо ние. В режиме формировани последовательностей с переменным числом импульсов, состо щих из любых Ьдноименных тактовых импульсов, следующих с частотой задающего генератора 5, управл ющее слово содержит информацию о числе тактовых импульсов D последовательности к номере тактового импульса. После записи управл ющего слова в регистр 2 признака блок 1 управлени вырабатывает сигнал Пуск, по которому в счетчик 4 циклов записываетс число, равное количеству одноименных тактовых ггмпульсов в последовательности, которое необходимо сформировать. Одновременно по сигналу Пуск, дешифратор 6 начинает вырабатывать тактовые импульсы, которые поступают на выходы 15 is формировател . Когда на выходе дешифратора 6 сформирован тактовый импульс, номер которого записан в регистре 2 признака и который необходимо вырабаты- вать с частотой задающего генератора 5, срабатывает дешифратор 7. В данном случае дешифратор 7 вырабатывает сигналы управлени только на втором и третьем вы.ходах. Сигнал со второго выхода дешифратора 7 поступает на счетный вход счетчика 4 циклов, где фиксируетс факт ыдачи первого тактового импульса формируемой пос71едовательности. Сигнал с ретьего выхода дешифратора 7 устанавивает в единичное состо ние первый риггер 8, В результате этого снимает сигнал разрешени , поступающий на торой вход второго элемента 12 И и рекращаетс дальнейшее поступлениеem to the installation input of the counter 3, its transfer to the initial (zero) state. After that, the clock pulse shaper begins to generate the next series of clock pulses, which is formed similarly to the above described. After the necessary number of clock pulses has been formed, a signal is generated at the output of the counter for 4 cycles, which goes to the zero inputs of the first and second triggers 8 and 9 and to the installation input of the counter 3, set them to the initial (zero) state. This concludes the process of forming a series of clock pulses. At the same time, the signal from the output of the 4-cycle counter enters the control unit 1, which updates the contents of register 2 of the flag. According to the next Start signal, the driver generates a new sequence with a specified number of clock series. In the mode of forming sequences of a series of clock pulses with a variable number of pulses consisting of any combination of clock pulses, the operation of the driver also begins with writing to the register 2 a sign of the control word. In this mode, the control word contains the number of clock series, the number of clock pulses in the series and the number of the last clock pulse in the series. On a signal, the Start from register 2 of the feature through the element 11 And the 4-cycle counter records the number / V, which is calculated using the formula / V (f +, where iyy is the number of series of clock pulses in the sequence a / t - the number of operations required , switching on the used clock pulses from the complete series. Simultaneously the Start signal sets the trigger to one state 6. The process of forming a series of clock pulses begins. If it is necessary to exclude the corresponding clock pulse from the series, then based on the information from the register 2 n output From the output of the decoder 6, the control decoder 7 is triggered from the output of the decoder 6. In this case, the control decoder 7 generates signals on the first and second outputs. The signal from the first output of the control decoder 7 switches the counter 3 to the state corresponding to the formation of the next impulse of the series clock pulses. The signal from the second output goes to the counting input of the counter 4 cycles, where the fact of the execution of the exclusion operation H9 using 36 smyh clock pulses from the full series is recorded. An alternate signal from the output of the f-lE element 13 generates another clock pulse. After the last clock pulse has been outputted, the first and second outputs of the control decoder 7 generate the signals of the signal. The signal from the first output of the decoder 7 sets the counter 3 to the initial (zero) state, and the signal from the second output goes to the counting input of the 4-cycle counter, which records the fact of the issuance of the first series of clock pulses consisting of the selected combination of clock pulses. After the required number of clock pulses has been formed, the 4-cycle counter generates a control signal that sets the first and second triggers 8 and 9; counter 3 to the initial (zero) state. In the mode of forming sequences with a variable number of pulses consisting of any b-like clock pulses following the frequency of the master oscillator 5, the control word contains information about the number of clock pulses D of the sequence to the number of the clock pulse. After the control word is written to the register 2 of the characteristic, the control unit 1 generates a Start signal, by which a number equal to the number of clock pulses of the same name in the sequence to be generated is recorded in the 4-cycle counter. At the same time on the Start signal, the decoder 6 begins to generate clock pulses, which are fed to the outputs of the 15 is driver. When the clock pulse is formed at the output of the decoder 6, the number of which is recorded in the register 2 of the feature and which needs to be developed with the frequency of the master oscillator 5, the decoder 7 is activated. In this case, the decoder 7 generates control signals only at the second and third inputs. The signal from the second output of the decoder 7 is fed to the counting input of the counter of 4 cycles, where the fact of the first clock pulse generated by the sequence is recorded. The signal from the reethe output of the decoder 7 sets the first rigger 8 to one state. As a result, it removes the enable signal that arrives at the second input of the second element 12 I and further input stops.
77
импульсов с выхода эацаювдего геиерато« ра 5 на счетный вход счетчика 3. Счетчик 3 сохран ет свое состо ние, соответ- ствующее формированию требуемого такто вого импульса. По сигналам с выхода эле мента 13 НЕ, т. е. с частотой задающего генератора 5, на соответствующем ходе .15 ,..,„, 15 формируетс после. довательность тактовых импульсов.pulses from the output of an ecumenately geyiratora 5 to the counting input of counter 3. Counter 3 retains its state corresponding to the formation of the required clock pulse. According to the signals from the output of the element 13 NOT, i.e., with the frequency of the master oscillator 5, at the corresponding course .15, .., 15, is formed after. timing of pulses.
В темпе выдачи тактовьтк импульсов At the rate of issuance of pulses
дешифратор 7 (|юрмирует сигнал на втором и третьем выходах. По сигналу со Второго выхода дешифратора 7 счетчик 4 ведет подсчет числа сформирован- иых тактовых им1тульсов. После того, как будет сформирована последовательность из требуемого количества тактовых импулсов , счетчик 4 циклов вырабатывает упра1шени , который устанавливает триггеры 8 и 9 и счетчик З-Б исходное (нулевое) .состо ние. На этом процесс формировани послеаовательности, состо щей па одноименных тактовых нмпу.чьсов, которые сл9ду от с частотой задающего генератора, заканчиваетс . Одновременно по сигналу с выхода CHSTHViKa 4 блок 1 управлени может записать в ре- гистр 2 признака новую информацию, устанавлива , тем самым, один из режимов работы формировател тактовых импуль сов .decoder 7 (| signal to the second and third outputs. On the signal from the second output of the decoder 7, counter 4 counts the number of generated clock pulses. After the sequence of the required number of clock pulses has been formed, the counter 4 cycles generates controls, sets the triggers 8 and 9 and the ZB counter to the initial (zero) state. At this process of forming a sequence consisting of the same time clock pulsed clock signals, which, from the frequency of the master oscillator, finish At the same time, using the signal from the output CHSTHViKa 4, the control unit 1 can write to the register 2 of the sign of the new information, setting, thereby, one of the operating modes of the clock pulse generator.
Экономический эффект от использовани и.зобретени заключаетс в том, что формирователь тактовых импульсов обес- печивает выдачу последовательностей се -рий тактовых импульсов с переменным числом серий, формирование последователностей серий тактовых импульсов с переменным числом импульсов, состо щих из любого сочетани тактовых импульсов, а также формирование последовател1,иостей с переменным числом имгг/льсов, состо (ЦИК из любых однои-манных такто.УЬк гп-л.пульсов , которые следуют с частотой за-дающего генератораThe economic effect from the use of the invention lies in the fact that the clock pulse generator provides for the issuance of a series of clock pulses with a variable number of batches, the formation of sequences of clock pulses with a variable number of pulses, as well as the formation of a sequence, of irregularities with a variable number of imgg / lsov, state (the CEC of any one-time tact. Uk gp-l.pulsov that follow with the frequency of the master oscillator
Формула и 3 о б р е т е н и Formula and 3 optics
Формирователь тактовых импульсов, содержащий задающий генератор, блокClock driver, containing master oscillator, block
13в13c
управлени , счетчик, счетчик шклов, дашифратор , элемент задержки, первый и второй элементы И, причем первый выход блока управлени подключен к первому входу первого элемента И, выход которого подкл очен к установочному входуcontrol, counter, meter count, switch, delay element, first and second elements AND, the first output of the control unit connected to the first input of the first element AND whose output is connected to the installation input
СЧеТЧИКЗ циклов, выход которого ко входу блока управлени , выход задающего генератора подключен к первому входу второго элемента И, выход ко торого подк ночен к счетному входу счетчика , установочный вход которого подключен к выходу злемента задержки, а выход -К первому входу дешифратора, выходы которого вл ютс выходами формировател тактовых импульсов, отличающийс тем, что, с целью расширени функциональных возможностей за счет формировани серий с произвольным числом и номерами тактовых импульсов в серии, он содержит управл ющий дешифратор, регистр признака, первый и второй триггеры, элемент ИЛИ, элемент НЕ, причем второй выход блока управлени под1шючен ко входу регистра признака , выход которого подключен ко второму входу первого элемента И и к управл ющему входу управл ющего дешифратора, входы которого подключены к выходам дешифратора, первый выхоц - к перЬому входу элемента ИЛИ, второй выход - к счетному входу счетчика циклов, третий выход - к единичному входу первого триггера , нулевые входы первого и второго тригг еров и второй вход элемента ИЛИ подключены к выходу счетчика ци1шов, единичный вход второго триггера - к первому выходу блока управлени , нулевой выход первого и единичный выход второго триггеров подключены соответственно ко второму и третьему входам второго элемента 1. -хыход задающего генератора чбреэ НЕ подключен ко второму г:.ходу дешифреггора, Гзыхоп. элемента ИЛИ - ко Влоду элемента зааерг-о й.CALCULATION cycles, the output of which is to the input of the control unit, the output of the master oscillator is connected to the first input of the second element I, the output of which is connected to the counting input of the counter, the setup input of which is connected to the output of the delay element, and the output to the first input of the decoder, the outputs of which are outputs of a clock pulse generator, characterized in that, in order to extend the functionality by forming a series with an arbitrary number and numbers of clock pulses in a series, it contains control the decoder, the register of the feature, the first and second triggers, the OR element, the NO element, and the second output of the control unit is connected to the input of the register of the sign, the output of which is connected to the second input of the first AND element and to the control input of the control decoder, whose inputs are connected to decoder outputs, the first output to the first input of the OR element, the second output to the counting input of the cycle counter, the third output to the single input of the first trigger, zero inputs of the first and second triggers and the second input of the OR element are connected to the output of the counter ts1shov, a single input of the second trigger to the first output of the control unit, the zero output of the first and the unit output of the second trigger are connected respectively to the second and third inputs of the second element 1. - the output of the chrebe master oscillator is not connected to the second r: . element OR - to Vloda element zaerg th.
Источники информации, U1 i: ( во внимание при экспертизеSources of information, U1 i: (into account when examining
1.Авторср:ов свидетельство СССР1.Avtorr: s USSR certificate
д 262490, сл. GI Об F 1/04, 12.О7.68d 262490, cl. GI F F 1/04, 12.O7.68
2,ABfrjpi сое сй-гдетельство СССР2, ABfrjpi USSR Soyuz State
N 349997, кл, Q 06 F 1/04, 08.02.71 (прототип),N 349997, class, Q 06 F 1/04, 08.02.71 (prototype),
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772509617A SU742913A1 (en) | 1977-07-21 | 1977-07-21 | Timing pulse shaper |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772509617A SU742913A1 (en) | 1977-07-21 | 1977-07-21 | Timing pulse shaper |
Publications (1)
Publication Number | Publication Date |
---|---|
SU742913A1 true SU742913A1 (en) | 1980-06-25 |
Family
ID=20718826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772509617A SU742913A1 (en) | 1977-07-21 | 1977-07-21 | Timing pulse shaper |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU742913A1 (en) |
-
1977
- 1977-07-21 SU SU772509617A patent/SU742913A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU742913A1 (en) | Timing pulse shaper | |
SU949786A1 (en) | Pulse train generator | |
SU1345327A1 (en) | Pulse delaying and shaping device | |
SU991587A1 (en) | Time interval shaper | |
SU542338A1 (en) | Periodic pulse frequency multiplier | |
SU980258A1 (en) | Device for shaping pulse trains | |
SU982002A1 (en) | Multiplicating-dividing device | |
SU758498A1 (en) | Pulse duration shaper | |
SU1451689A1 (en) | Device for dividing recurrent time intervals by preset number of intervals | |
SU1287259A1 (en) | Generator of quasiregular pulses | |
SU485437A1 (en) | Cycle generator | |
SU627580A1 (en) | Pulse synchronizing device | |
SU437220A1 (en) | Contactless switch | |
SU824447A1 (en) | Frequency divider | |
SU1529207A1 (en) | Device for input of digital information | |
RU1829108C (en) | Device for formation of pulse train | |
SU430372A1 (en) | DEVICE FORMATION OF TEMPORAL SEQUENCE OF PULSES | |
SU997237A2 (en) | Pulse train generator | |
SU1757089A1 (en) | Shaper of duration of pulses | |
SU949782A1 (en) | Pulse train shaper | |
SU997240A1 (en) | Delay device | |
SU907553A1 (en) | Device for simulating process of control of reserves | |
SU542336A1 (en) | Pulse generator | |
SU1647862A1 (en) | Pulse sequence driver | |
SU1208548A1 (en) | Information input device |