Claims (1)
Поставленна цель достигаетс тем, что в устройство введены формирователь коротких импульсов, вгод которого подключен к входной шине, а выход - к третьему входу элемента ИЛИ, дополнительные делители частоты, которые включены последовательно в цепи, содержащие тактовую шину, двухвходовые элементы И и элемент ИЛИ, и. регистры, которые вклю-. чены между управл ющими входами делителей частоты и шинами управлени , причем выходы делителей частоты соеданены со входами перезаписи соответствующих регистров. На фиг. 1 представлена функциональна схема предлагаемого устройсгаа; на фкг. 2, 3 и 4 - его варианты. Формирователь задержанных импульсов содержит входную шину 1, тактовую шину 2, управл ющие шины 3, с которых осуществл етс управление длительностью выходных импульсов, управл ющие шины 4 с которых осуществл етс управление временем задержки входных импульсов, регистр 5 срБнга, формирователь 6 корот ких импульсов, делители 7 и 8 частоты, регистры 9 и 10, элемент ИЛИ 11, двух входовые элементы И 12, 13, формирователи 14, 15 коротких импульсов по перед нему фронту входного сигнала, RS-триггер 16, выходную шину 17. Устройство работает следующим образом . При отсутствии импульсов на шине 1 триггер 16 находитс в единичном состо нии , обеспечивакшем прохождение вы ходных импульссе делител 7 через открытый элемент И 12 и элемент ИЛИ 11 на тактовый вход регистра 5, все тригге ры которого устанавливаютс в нулевое состо ние. С по влением каждого выходного импульса управл емых колем делителей 7, 8 осуществл етс перезапись входных управл ющих кодов шин 3, 4 в регистры 9 и 10, что обеспечивает onepatHBHoe управление частотами выходных импульсов делителей 7 и 8, которые пропорциональны входным кодам. Пусть, например, код, установленный на управл ющих шинах 3, имеет среднее значение. При этом частота на выходе делител частоты 7 имеет также среднее значение. С по влением импульса на шине 1 формирователь Q формирует короткий импульс, который через элемент 11 ИЛИ поступает на тактовый вход регистра 5, В св зи с тем, что импульс на тактовом входе регистра 5 сформирован с переднего фротста входного импульса , он будет задержан во времени по отношению к переднему фронту входного импульса на величину, равную сумме вре мен задержки элемента ИЛИ il и формировател 6. Это гарантирует запись вход ного импульса в первый триггер регистра сдвига, в том случае, если длительность импульса, гфишедщего на шину 1 устрсЛс1 а, меньше периода повторени импульсов на выходе делител 7, и этот импульс не совпадает с выходными импульсами этого делител . Если длительность входного импульса значительна, б.17р,7Т....то он записываетс в регистр 5 импульсами с выхода формировател бис выхода делител 7. Как только первый триггер регистра 5 установитс после единичного в нулевое состо ние, т.е. записанный импульс пройдет через первый триггер, формирователь 15 коротких импульсов перебросит триггер 16 в нулевое состо ние. В этом случае элемент И 12 закроетс , а элемент И 13 откроетс , пропуска на тактовый вход регистра 5 импульсы с выхода управл емого кодом делител 8. С приходом каждого импульса на тактовый вход регистра 5 происходит перемешение записанного в нем импульса на один триггер вправо. В св зи с тем, что частота на выходе делител 8 пропорциональна коду на управл ющих шинах 4, то число импульсов на выходе делител 8 и врем задержки будет пропорционально только коду, установленному на шинах 4, при посто нном значении длительности входного импульса и средней частоты на выходе делител 8. С увеличением длительности входных и пульсов при постоЯ1шом коде на шинах 4 врем задержки уменьшаетс и наоборот. Как только передвигающийс по регистру 5 задерживаемый импульс запишетс в предпоследний триггер регистра, формирователь 14 перебросит триггер 16 в начальное состо ние и начнетс процесс вывода задержанном) импульса импульсами с выхода делител 7, Если частота этих импульсов за врем прохождени не изменилась, т.е. не изменилс код на шинах 3, то задержанный импульс будет такой же Длительности , как и входной. Если частота увеличилась , т.е. увеличилс код на шинах 3, выходной импульс будет укороченным и наоборот . С окончанием процесса вывода им15льса на шинах 3 должен быть установлен код, соответствующий среднему значению частоты на выходе Делител 7. Далее устройство работает аналоги-т о. Возможность изменени частоты путем изменени внешних кодов записывающий импульс в регистр 5, частоты, обеспечивающей продвижение этого тжульса по регистру 5, и частоты, обеспечиваюшей вывод задержанного импульса из регистpa 5, a также возможность изменени частоты синхронизации, обеспечивает возMojKHtJCTb работы предлагаемого формировател с сигналами, длитегаьность которых может измен тьс в широком диапазоне . При этом такое построение устройства обеспечивает формирование укороченных и удлиненных импульсов по сравнению с входными, и гарантирует запись коротких импульсе®, несинхронных с частотой синхронизации, и может использоватьс в качестве преобразователей длительность импульса - врем задержки, код-врем задержки им1 льсов и код-длительность задержанного импульса. Варианты устройства, представленные на фиг. 2, 3 4, работают аналогично и отличаютс друг от друга местом включе ни делителей 7 и 8 в последовательные цепи, содержащие тактовую шину 2, элементы И 12, 13 и элемент ИЛИ 11. Формула изобретени Устройство задержки импульсов по авт. св. № 8690О5, отличающеес тем, что, с целью расширени диапазона длительностей и задержек выхооных импульсов, в него введены формирователь коротких импульсов, вход которого подключен к входной шине, а выход к третьему входу элемента ИЛИ, дополнительные делители частоты, которые включены последовательно в цепи, содержащие тактовую шину, двухвходовые элементы И и элемент ИЛИ, и регистры, которые включены между управл ющими входами делителей частоты и шинами управлени , причем выходы делителей частоты соедииень с входами перезаписи со отве тствуюших реги стров. Источники информации, прин тые во внимание при экспертизе 1 Авторское свидетельство СССР № 869О05, кл. Н 03- К 5/13, 198О.The goal is achieved by introducing a short pulse shaper into the device, the year of which is connected to the input bus and the output to the third input of the OR element, additional frequency dividers, which are connected in series to the circuits containing the clock bus, the AND input element, and. registers that are included-. between the control inputs of the frequency dividers and control buses, the outputs of the frequency dividers are connected to the overwriting inputs of the respective registers. FIG. 1 shows a functional diagram of the proposed device; on fkg. 2, 3 and 4 - his options. The delayed pulse shaper contains an input bus 1, a clock bus 2, control buses 3, from which the duration of the output pulses is controlled, the control buses 4 from which the delay time of the input pulses is controlled, the SrB register 5, the driver 6 short pulses, dividers 7 and 8 frequencies, registers 9 and 10, the element OR 11, two input elements AND 12, 13, shapers 14, 15 short pulses in front of it the front of the input signal, RS flip-flop 16, output bus 17. The device works as follows. In the absence of pulses on bus 1, trigger 16 is in a single state, allowing the output pulse of divider 7 to pass through the open element AND 12 and the OR element 11 to the clock input of register 5, all of whose triggers are set to the zero state. With the emergence of each output pulse of controlled spans dividers 7, 8, the input control codes of buses 3, 4 are rewritten into registers 9 and 10, which provides onepatHBHoe control of the frequencies of output pulses of dividers 7 and 8, which are proportional to the input codes. Let, for example, the code set on the control buses 3 has an average value. The frequency at the output of frequency divider 7 also has an average value. With the appearance of a pulse on the bus 1, the Q driver generates a short pulse, which through element 11 OR goes to the clock input of register 5, Due to the fact that the pulse at the clock input of register 5 is formed from the front input pulse, it will be delayed in time with respect to the leading edge of the input pulse by an amount equal to the sum of the delay times of the element OR il and the driver 6. This ensures that the input pulse is written to the first trigger of the shift register, if the duration of the pulse received on the bus 1 psLs1 a, less than the pulse repetition period at the output of the divider 7, and this pulse does not coincide with the output pulses of this divider. If the duration of the input pulse is significant, B.17r, 7T .... then it is recorded in register 5 by pulses from the output of the bis output generator of divider 7. As soon as the first trigger of register 5 is set after a single to the zero state, i.e. the recorded pulse will pass through the first trigger, the driver 15 short pulses will flip the trigger 16 to the zero state. In this case, the element And 12 will close, and the element And 13 will open, skipping to the clock input of register 5 pulses from the output controlled by the code divider 8. With the arrival of each pulse to the clock input of register 5, the recorded pulse in it is shifted one trigger to the right. Due to the fact that the frequency at the output of the divider 8 is proportional to the code on the control buses 4, the number of pulses at the output of the divider 8 and the delay time will be proportional to only the code installed on the tires 4, at a constant value of the duration of the input pulse and average frequency output divider 8. With an increase in the duration of the input and pulses with a constant code on the tires 4, the delay time decreases and vice versa. As soon as the delayed pulse moving through register 5 is written to the penultimate register trigger, driver 14 transfers trigger 16 to the initial state and output the delayed pulse to pulse from the output of divider 7, if the frequency of these pulses has not changed during the passage, i.e. the code on bus 3 has not changed, then the delayed pulse will be the same Duration as the input. If the frequency has increased, i.e. increased code on tires 3, the output pulse will be shortened and vice versa. With the end of the process of removing the tire on tires 3, a code must be set corresponding to the average frequency value at the output of Divider 7. Next, the device operates analogs-t o. The ability to change the frequency by changing the external codes, the recording pulse in register 5, the frequency that drives this tjulse through register 5, and the frequency that ensures the output of the delayed pulse from register 5, and the possibility of changing the synchronization frequency, ensures that the proposed generator with signals lasts which may vary over a wide range. At the same time, such a construction of the device provides for the formation of shortened and elongated pulses compared to the input ones, and ensures the recording of short impulse®, asynchronous with the synchronization frequency, and can be used as converters for the impulse duration — delay time, code delay time and code duration delayed pulse. The device variants shown in FIG. 2, 3, 4, work in a similar way and differ from each other by the switching-on location of dividers 7 and 8 in successive circuits containing a clock bus 2, elements AND 12, 13, and element OR 11. The invention of a pulse delay device as per auth. St. No. 8690О5, characterized in that, in order to expand the range of durations and delays of the output pulses, a shaper of short pulses, the input of which is connected to the input bus, and the output to the third input of the OR element, are introduced, which are connected in series in the circuit, containing a clock bus, two-input elements AND, and an OR element, and registers, which are connected between the control inputs of the frequency dividers and the control buses, with the outputs of the frequency dividers connecting to the rewriting inputs from current registries. Sources of information taken into account in the examination 1 USSR Author's Certificate No. 869О05, cl. H 03- K 5/13, 198O.
ttb l|cjCttb l | cjC
J IJ i
: t(: t (
ЛL
.- . - l.-. - l
5five
r-i cr-i c
ll
CstCst
5: I5: I
l«bl "b
toetoe
iC2iC2