Claims (2)
25 подключен к первому входу элемента совпадени , выход которого соединен с первым входом счетчика импульсов, разр дные выходы счетчика импульсов соединены с адресными входами мульти30 плексора и с группой входов программирующего блока, разр дные выходы которого подключены к информационным входам мультиплексора, первый вход программирующего блока соединен с BTOpdiM входом элемента совпадени , а второй выход программирующего блока соединен с вторым входом счетчика импульсов. На чертеже представлена функциональна схема формировател последовательности импульсов. Формирователь последовательности импульсов содержит генератор 1 импульсов , элемент 2 совпадени , счетчик 3 импульсов, мультиплексор 4, программирующий блок 5, который може содержать регистры 6 и 7 пам ти, блок8 элементов И-ИЛИ-НЕ, блок 9 элементов ИЛИ-НЕ, элемент ИЛИ-НЕ 10, элемент И 11, двухвходовой элемент ИЛИ 12, 1К-триггер 13, шину 14 режима генерации и шину 1-5 запуска. Формирователь последовательности импульсов работает в двух режимах: в режиме однократного формировател и в режиме периодического формировани серии импульсов заданного вида. В режиме однократного формировани на шину 14 подаетс нулевой потенциал , исключающий прохождение импульса с выхода элемента ИЛИ-НЕ 10 через элементы И 11 и ИЛИ 12 на уста новочный вход 1К-триггера 13 програм мирующего блока 5. Первоначально 1К-триггер 13 находитс в единичном состо нии. Логичес кий нуль с инверсного выхода 1К-триг гера 13 запрещает прохождение импуль сов от генератора 1 через элемент 2 на вход счетчика 3, а также считывав ние содержимого регистра 7, что обус лавливает наличие логических нулей на информационных входах мультиплексора 4. Вследствие этого на выходе му.ьтиплекссра 4 имеетс нулевой потенциал . Логическа единица с выхода 1К--триггера 13 удерживает счетчик 3 в нулевом состо нии. По приходу импульса на шину 15 ТК-триггер 13 устанавливаетс в нуле вое состо ние, что исключает принуди тельное удерживание счетЧика 3 в исходнем состо нии. Логическа единица с инверсного выхода ЧК-триггера 13 разрешает прохождение импульсов от генератора 1 через элемент 2 на вход счетчика 3, а также считывание содер жимого регистра 7. Управл ющие потен циалы с выходов регистра 7 поступают на информационные входы мультиплексора 4 и осуществл ют настройку фор мировател последовательностей импульсов на формирование серии заданного вида. Импульсы с выхода генератора 1, подаваемые на вход счетчика 3, измен ют его состо ние. Соответствующий данному состо нию п-компонентный набор из нулей и единиц поступает с разр дных выходов счетчика 3 на адресные входы мультиплексора 4. Управл ющие потенциалы на информационных входах мультиплексора 4 определ ют реализуемую им переключательную функцию. Поэтому в каждом такте на выходе мультиплексора 4 по вл етс величина, котора в таблице истинности данной переключательной функции соответствует п-компонентному набору из нулей и единиц на разр дных выходах счетчика 3. Генерируема при этом последовательность тождественна , содержимому регистра 7. В предлагаемом формирователе предусмотрена возможность цифрового управлени длительностью вырабатываемой последовательности с помощью п-разр дного кода (t , . , . , t) , хранимого в регистре 6. В этом случае вместо последовательности периода 2, задаваемой потенциалами на информационных входах мультиплексора 4, Генерируетс ее начальный участок, длительность которого составл ет Т + ,...,tt.2 + tn+ 1,С1) где п - количество разр дов счетчика, периодов исходной серии. Это достигаетс вследствие того, что на выходе блока 8 по вл етс импульс , если возрастающий с каждым тактом п-разр дный код в счетчике 3 совпадает с кодом в регистре б. Длительность импульса равна периоду исходной серии. По заднему фронту импульса на выходе блока 8 1К-триггер 13 устанавливаетс в единичное состо ние. При этом логическа единица с его пр мо го выхода возвращает счетчик 3 в исходное состо ние, а логический нуль с инверсного выхода запрещает прохождение импульсов от генератора 1 на вход счетчика 3, а также считывание содержимого регистра 7, обнул тем самыг/1 управл ющие потенциалы на информационных входах мультиплексора 4. Генераци последовательности заданного вида завершена и может быть повторена только по приходу импульса на шину 15. в режиме периодической генерации на шину 14 подаетс единичный потенциал , разрешающий прохождение импульса с выхода элемента ИЛИ-НЕ 10 через элементы И 11, ИЛИ 12 на установочный вход 1К-триггера 13. 1К-триггер 13 находитс в нулевом состо нии. Логический нуль с его пр мого выхода не преп тствует изменению состо ни счетчика 3, а логическа единица с инверсного выхода разрешает прохождение импульсов от генератора 1 через элемент 2 на вход счетчика 3, а также считывание содержимого регистра 7, что обеспечивает присутствие управл ющих потенциалов на информационных входах мультиплексора 4. Импульсы с выхода генератора 1 измен ют состо ние счетчика 3 от 00,..,О до t,...,tn, что обеспечи вает поочередное подключение к выхо ду мультипле сора 4 . его соответству щих информационных входов. Управл ю щие потенциалы на информационных входах мультиплексора 4 определ ют вид одного периода формируемой последовательности . В течение такта, дл которого содержимое счетчика 3 совпадает с кодом регистра 6, на выходе блока 8 присутствует высокий потенциал, По заднему фронту этого импульса 1К-триггер 13 устанавливаетс в еди ничное состо ние, что преп тствует считыванию содержимого регистра 7 и поступлению импульсов с выхода генератора 1 на вход счетчика 3, а также обеспечивает обнуление послед него. Элемент ИЛИ-НЕ 10 дешифрирует нулевое состо ние счетчика 3: на его выходе по вл етс высокий потен циал, который, пройд через элементы И 11, ИЛИ 12 возвращает 1К-триггер 13 в нулевое состо ние. Вследствие этого на информационных входа мультиплексора 4 вновь по вл ютс величины настройки, а импульсы от генератора 1 получают возможность беспреп тственно проходить на вход счетчика 3, который больше не удерживаетс в нулевом состо нии. Таким способом программирующий блок 5 устанавливает счетчик 3 в ис ходное состо ние, но оставл ет неиз менными управл ющие потенциалы.на информационных входах мультиплексор 4 и не запрещает прохождение импуль сов от генератора 1 через элемент 2 на вход счетчика 3. Вследствие этого генераци серии заданного периода и требуемого вида периодически повтор етс . Чтобы избежать по влени на вы де формировател выброса или прорезки , соответствующих кратковременному пребыванию счетчика 3 в состо нии СЦ , .. . , tj,)-1 , необходимо на информационный вход мультиплексора 4 с номером Т, определ емым соотношением (1), подать величину, тождественную сигналу на информационном входе 1 льтиплексора 4 с номером Т-1. Таким образом, в предлагаемом фор мирователе по-сравнению с известным достигаетс расширение функциональных возможностей. Формула изобретени OopNrapoBaTenb последовательности импульсов, содержащий генератор импульсов , выход которого подключен к первому входу элемента совпадени , выход которого соединен с первым входом счетчика импульсов, разр дные выходы счетчика импульсов соединены с адресными входами мультиплексора и с группой входов прогрс1ммирующего блока, разр дные выходы которого подключены к информационным входам мультиплексора, отличающийс тем, что, с целью расширени его функциональных возможностей, первый выход программирующего блока соединен с вторым входом элемента совпадени , а второй выход программирующего блока соединен с вторым входом счетчика импульсов. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР №658720, кл. Н 03 К 3/64, 1974. 25 is connected to the first input of the coincidence element, the output of which is connected to the first input of the pulse counter, the bit outputs of the pulse counter are connected to the address inputs of the multi plexer and the group of inputs of the programming block, the bit outputs of which are connected to the information inputs of the multiplexer, the first input of the programming block is connected with the BTOpdiM input of the matching element, and the second output of the programming unit is connected to the second input of the pulse counter. The drawing shows the functional diagram of the pulse trainer. The pulse trainer contains a pulse generator 1, a match element 2, a pulse counter 3, a multiplexer 4, a programming unit 5 that can contain memory registers 6 and 7, a block of AND-OR elements, a block of 9 OR-NOT elements, an OR element -NOT 10, element 11, two-input element OR 12, 1K trigger 13, bus 14 generation mode and bus 1-5 start. The pulse trainer operates in two modes: in the one-shot driver mode and in the periodic formation mode of a series of pulses of a given type. In the one-shot mode, a zero potential is applied to the bus 14, which excludes the passage of a pulse from the output of the OR-NOT 10 element through the AND 11 and OR 12 elements to the installation input of the 1K-flip-flop 13 of the programming unit 5. Initially the 1K-flip-flop 13 is in the same state nii. Logical zero from the inverse output 1K-trigger 13 prohibits the passage of pulses from generator 1 through element 2 to the input of counter 3, as well as reading the contents of register 7, which causes the presence of logical zeros at the information inputs of the multiplexer 4. As a result, mu piplex 4 has zero potential. The logical unit from the output of 1K - trigger 13 keeps the counter 3 in the zero state. Upon arrival of the pulse to the bus 15, the TK-flip-flop 13 is set to the zero state, which eliminates the forced retention of the count 3 in the initial state. The logical unit from the inverse output of the POS-flip-flop 13 permits the passage of pulses from the generator 1 through the element 2 to the input of the counter 3, as well as reading the contents of the register 7. The control potentials from the outputs of the register 7 go to the information inputs of the multiplexer 4 and configure the world leader of impulse sequences on the formation of a series of a given type The pulses from the output of the generator 1, fed to the input of the counter 3, change its state. The corresponding p-component set of zeros and ones comes from the bit outputs of counter 3 to the address inputs of the multiplexer 4. The control potentials at the information inputs of the multiplexer 4 determine the switching function it implements. Therefore, in each clock cycle, at the output of multiplexer 4, a value appears that in the truth table of this switching function corresponds to an n-component set of zeros and ones at the bit outputs of counter 3. The sequence generated is identical to the contents of register 7. The proposed driver provides the ability to digitally control the duration of the generated sequence using the p-bit code (t,.,., t) stored in register 6. In this case, instead of the sequence of period 2, specified by the potentials at the information inputs of multiplexer 4, its initial segment is generated, the duration of which is T +, ..., tt.2 + tn + 1, C1) where n is the number of counter bits, periods of the original series. This is due to the fact that at the output of block 8 a pulse appears, if the n-bit code increasing in each clock in counter 3 coincides with the code in register b. The pulse duration is equal to the period of the original series. On the falling edge of the pulse at the output of the block 8, the 1K-flip-flop 13 is set to one. In this case, the logical unit from its direct output returns the counter 3 to the initial state, and the logical zero from the inverse output prohibits the passage of pulses from the generator 1 to the input of the counter 3, as well as reading the contents of the register 7, enclosed the samig / 1 control potentials at the information inputs of the multiplexer 4. The generation of a sequence of a given type is completed and can only be repeated when a pulse arrives on the bus 15. In the periodic generation mode, a single potential is applied to the bus 14, allowing passage and The pulse from the output of the element OR NOT 10 through the elements AND 11, OR 12 to the installation input of the 1K flip-flop 13. The 1K flip-flop 13 is in the zero state. A logical zero from its direct output does not prevent a change in the state of counter 3, and a logical unit from an inverse output permits the passage of pulses from generator 1 through element 2 to the input of counter 3, as well as reading the contents of register 7, which ensures the presence of control potentials on information inputs of the multiplexer 4. Pulses from the output of generator 1 change the state of counter 3 from 00, .., O to t, ..., tn, which ensures alternate connection to the output of the multiplex 4. its corresponding information inputs. The control potentials at the information inputs of multiplexer 4 determine the form of one period of the generated sequence. During the cycle for which the contents of counter 3 coincides with the register code 6, a high potential is present at the output of block 8. the output of the generator 1 to the input of the counter 3, and also provides zeroing of the latter. The element OR-NOT 10 decrypts the zero state of the counter 3: at its output a high potential appears which, having passed through the elements AND 11, OR 12, returns the 1K-trigger 13 to the zero state. As a result, tuning values reappear at the information inputs of multiplexer 4, and the pulses from oscillator 1 are allowed to pass unhindered to the input of counter 3, which is no longer kept in the zero state. In this way, the programming unit 5 sets the counter 3 to the initial state, but leaves the control potentials unchanged at the information inputs of the multiplexer 4 and does not prohibit the passage of pulses from the generator 1 through the element 2 to the input of the counter 3. As a result, the generation of a series of period and the desired type periodically repeats. To avoid the occurrence of a blowout or notch on the deformer, corresponding to the short-term stay of counter 3 in the SC state, .... , tj,) - 1, it is necessary for the information input of the multiplexer 4 with the number T, defined by the relation (1), to submit the value identical to the signal at the information input 1 of the multiplexer 4 with the number T-1. Thus, in the proposed former, in comparison with the known one, an expansion of functional capabilities is achieved. Claims of the OopNrapoBaTenb pulse sequence, comprising a pulse generator, the output of which is connected to the first input of a matching element, the output of which is connected to the first input of a pulse counter, the bit outputs of the pulse counter are connected to the address inputs of a multiplexer and a group of inputs of the programming unit, the bit outputs to the information inputs of the multiplexer, characterized in that, in order to expand its functionality, the first output of the programming unit is a second input of the coincidence, and the second output of the programming unit is connected to the second input of the pulse counter. Sources of information taken into account during the examination 1. USSR author's certificate No. 658720, cl. H 03 K 3/64, 1974.
2.Авторское свидетельство СССР №752765, кл. Н 03 К 3/64, 1978.2. USSR author's certificate No. 752765, cl. H 03 K 3/64, 1978.