Claims (2)
10 и входы второго ключа соединены с генератор импульсов и соответственно с выходами .первого к второго триггера, первые входы триггера соединены с дом устройства, второй вход первого триггера соединен с выходом элемента И, входы которого совместно с первыми входами схемы сравнени кодов подключены к выходам второго счетчика, другой вход второго триггера совместно с вторым входом запоминающего устройств подключены к выходу схемь сравнени кодов, входы разр дов запоминающего устройства соединены с выходами первого счетчика, а к выходам запоминающего устройства подключены вторые входы схемы сравнени кодов 2 , Это устройство формирует задержку, котора зависит от частотьх. Однако фаза выходного задержанного импульса по отношению к входному импульсу при изменен11И частоты не вл етс посто нной величиной. Цель изобретени - обеспечение посто нства фазызадержанных импульсов при изменении частоты. Эта цепь достигаетс тем1 что в устройство дл задержки импульсов, содержащее первый счетчик, счетный вход которого подключен к выходу первого элемента И, один из входов которого соединен с генератором импульсов, и триггер, первый вход которого подключен к входу устройства, а с выходом триггера соединен один из входов второго эпел|ента И, другой вход которого ПОДКП8ЭЧВН к выходу генератора импульсов, третий элемент И и второй счетчик, введены распределитель импульсов, делитель частоты и устройство поглощени импульсов, вход которого соединен с выходом Генератора импульсов, вход делйтеп частоты через третий элемент И соединен с генератором импульсов и с выходом устройства поглощени импульсов, а к выходу делител частоты подключен счетный вход второго счетчика, с вьосодами разр дов второго счетчика соединены входы второго счетчика, второй вход первого элемента И соединен с выходом первого счетчика, вход распределител импульсов соединен с выходом второго элемента И, а выход управлени записью первого сче чика, входы установки в исходное состо ние делител частоты, второго счетчика и второй вход триггера подключены к выходам распределител импульсов. На чертеже приведена функциональна схема устройства дл задержки импуль-сов ,Устройство дл задержки импульсов содержит первый счетчик 1, первый элемент И 2, генератор 3 импульсов, триггер 4, второй элемент И 5, распределитель б импульсов, делитель 7 частоты, устройство 8 поглощени импульсов, третий элемент И 9 и второй счетчшс Ю. Счетный вход первого счетчика 1 подключен к выходу первого элемента И 2, один из входов которого соединен с ге- нераторсм 3 импульсов, а второй вход этого элемента И соединен с выходом первого счетчика. Счетный вход второго счетчика 1О соединен с выходом делител 7 частоты, вход которотч) через третий элемент И 9 соединен с генератором 3 импульсов и с выходом устройства 8 поглощени импульсов, а вход устройства поглощени импульсов подключен к генератору импульсов. Вход распре дел и тел 6 импульсов через второй элемент И 5 соединен с выходом триггера 4 и с генератором 3 импульсов. С выходами разр дов вторсго счетчика Ю соединень входы первого счетчика 1. Вход управлени записью первого счетчика 1, входы установки в исходное состо$шие делител 7 частоты, второго . счетчика 10 и втррой вход триггера 4 подключены к выходам распределител 6 импульсов, а первый вход триггера 4 соединен с В|ХоДом 11 устройства дл задержки импупьссв. Выход 12 устройства дл задержки импульсов подключен к выходу первого счетчика 1. С приходом очередного импульса на вход 11 устройства дл задержки импульсов триггер 4 устанавливаетс в еД1шичное состо ние, открываетс элемент И 5 и на вход распределител 6 импульсов поступают импульсы генератора 3 импульсов. С первого выхода распределител 6 импульсов подаётс импульс на вх.оа управлени записью первого счетчика 1 и в этот счетчик записываетс число tjta второго счетчика 10. Затем с второго выхода распределител 6 Импульсов подаетс импульс на входы установки в исходное состо ние делител 7 частоты и второго счетчйка 10. После этого с третьего выхода распределител 6 импульсов подаетс импульс на второй вход триггера 4, перевод его в нулевое состо ние. Элемент И 5 при этом закрываетс . Первый сЧетчик 1 работает в режиме вычитани . Элемент И 2 закрываетс , когда первый счетчик 1 находитс в нулевом состо1гаии. Поэтому после записи в первый счетчик 1 числа из счетчика 10 элемент И,2 открываетс . Врем , 9 которое потребуетс на перевод первого счетчика 1 в- нулевое состо ние, вл ющеес временем задержки, определ етс выражением , где М - число, сформированное во вто ром счетчике 1О; TQ - период частоты с едовани импульсов -генератора |3 импульсов , Второй счетчик Ю накапливает импу сы за период следовани имвупьсов на входе 11 устройства дл задержки импульсов . Так как устройство 8 поглощени импульсов преп тствует, воздейству на одш из ВХ.ОРОВ третьего элемента И 9, прокождению на вход делител 7 чао ToTbi каждого П-го импульса, поступаю щего на другой вход элемента И 9 от генератора 3 импульсов, то средн час тота импульсов на входе делител 7 ча , где in- частота следовани импульсов генератора 3 импульсов. Частота следовани импульсов на вы ходе делител 7 частоты пИ 4 tL.i nil I 2 n где Ktf - коэффициент делени частоты, делител 7 частоты. Чис го, сформированное во втором сч чике Ю за период следовани импульсов на входе 11 устройства дл задерж ки импульсов N i .J}ll.L.T ° где период следовани импульсо на входе 11 устройства дл задержки импульсов. Тогда врем задержки определитс выражением гИ. , п а фаза выходных импульсов по отношен к вхобоным Ъ пИ ПИ П К, 104 g Таким образом, фаза импульсов-на выхода устройства дл задержки импупь сов не зависит от частоты следовани импульсов на выходе устройства. «Установка требуёмбй фазы производитс подачей Соответствующих кодов не входы 14 и 13 управлени устройства .8 поглощени импульсов и делител 7 частоты. Формула изобретени Устройство дл задержки импульсов, содержащее первый счетчик, счетный вход которого, подключен к выходу пер-, вого элемента И, один из входов которого соединен с генератором импульсов, и триггер, первый вход которого подключен к шсоду устройства, а с выходом триггера соединен один из входов второго элемента И, другой вход котсч ого подключен к выходу генератора импуль сов, третий элемент И и второй счетчик, отличающеес тем, что, с целью обеспечени посто нства фазы задержанных импульсов при изменении частоты, в него введены распределитель импульсов, делитель частоты н устройство поглощени импульсов, вход котсфого соединен с выходом генератечра импульсов, вход делител частоты через третей элемент ,,И соедвнен с генератором ампульсов и с выходом устройства поглощени импульсов , а к выходу делител частоты подключен счетный вход второго счетчикаэ с выходами разр дов второго счетчика соединены входы первого счетчика, второй вход первого, элемента И соединен с выходом первого счетчика, вход распределител импульсов соединен с Bbtходом второго элемента И, а вход уо- . равлени записью первого счетчика,- входы уртаношси в исходное состо ние делител частоты, второго счетчика н второй вход триггера подключены к выходам {юспределител импульсов. Источники информации, прин тые во внимание при экспертизе ) 1 .Авторское свидетельство СССР № 598224, кл. Н ОЗ К 5/13, 27.09.76. 10 and the inputs of the second key are connected to a pulse generator and, respectively, to the outputs of the first to the second trigger, the first inputs of the trigger are connected to the house of the device, the second input of the first trigger is connected to the output of the I element, the inputs of which are connected to the outputs of the second the counter, another input of the second trigger, together with the second input of the storage device, are connected to the output of the code comparison circuit, the inputs of the bits of the storage device are connected to the outputs of the first counter, and to the output The second inputs of the code comparison circuit 2 are connected to the memory device. This device generates a delay that depends on the frequency. However, the phase of the output delayed pulse relative to the input pulse when the frequency is changed, is not a constant value. The purpose of the invention is to provide a constant phase-delayed pulses with a change in frequency. This circuit is achieved in that a pulse delay device containing the first counter, the counting input of which is connected to the output of the first element I, one of the inputs of which is connected to the pulse generator, and a trigger, the first input of which is connected to the input of the device, and with the output of the trigger one of the inputs of the second control unit And, the other input of which PODPK8ECHVN to the output of the pulse generator, the third element I and the second counter, is introduced a pulse distributor, a frequency divider and a pulse absorption device, the input of which Connected to the output of the Pulse Generator, the frequency input through the third element I is connected to the pulse generator and to the output of the pulse absorption device, and the output of the second counter is connected to the output of the frequency divider, the second counter inputs are connected to the outputs of the second counter. It is connected to the output of the first counter, the input of the pulse distributor is connected to the output of the second element I, and the control output of the record of the first counter, the setting inputs to the initial state of the divider are often You, the second counter and the second trigger input are connected to the outputs of the pulse distributor. The drawing shows a functional diagram of a device for delaying pulses. A device for delaying pulses contains the first counter 1, the first element AND 2, the generator 3 pulses, trigger 4, the second element AND 5, the distributor b of pulses, frequency divider 7, the device 8 absorbing pulses , the third element I 9 and the second counter Y. The counting input of the first counter 1 is connected to the output of the first element I 2, one of the inputs of which is connected to the generator 3 pulses, and the second input of this element I is connected to the output of the first counter. The counting input of the second counter 1O is connected to the output of the frequency divider 7, the input of which is connected through the third element I 9 to the pulse generator 3 and to the output of the pulse absorption device 8, and the input of the pulse absorption device is connected to the pulse generator. The input of the distribution and the bodies of 6 pulses through the second element I 5 is connected to the output of trigger 4 and to the generator of 3 pulses. With the outputs of the bits of the second counter Yu connect the inputs of the first counter 1. The input to control the recording of the first counter 1, the inputs of the installation to the initial state of the frequency divider 7, the second. the counter 10 and the second input of the trigger 4 are connected to the outputs of the distributor 6 pulses, and the first input of the trigger 4 is connected to device B | XII 11 for delaying the impulses. The output 12 of the device for delaying pulses is connected to the output of the first counter 1. With the arrival of the next pulse at the input 11 of the device for delaying the pulses, the trigger 4 is set to the unloaded state, the element 5 is opened and the pulses of the generator 3 of the pulses arrive at the input of the distributor 6. From the first output of the distributor 6 pulses, a pulse is fed to the input control input recording of the first counter 1, and the second counter number tjta is written to this counter 10. Then, from the second output of the distributor 6 Pulses, a pulse is supplied to the installation inputs of the initial condition of the frequency divider 7 and the second counter 10. Thereafter, from the third output of the distributor 6 pulses, a pulse is applied to the second input of the trigger 4, bringing it to the zero state. Element AND 5 closes. The first counter 1 is in subtraction mode. Element AND 2 is closed when the first counter 1 is in the zero state. Therefore, after writing the number 1 from counter 10 to the first counter, the element And 2 opens. The time 9 that is required to transfer the first counter 1 to the zero state, which is the delay time, is defined by the expression where M is the number formed in the second counter 1O; TQ is the period of frequency from the pulse generation of the generator | 3 pulses. The second counter, Yu, accumulates impulses during the period of the following signals at the input 11 of the device for delaying pulses. Since the pulse absorption device 8 interferes with one of the input elements of the third element I 9, the passage to the input of the divider 7 chao ToTbi of each nth pulse arriving at the other input of the element 9 from the generator 3 pulses, average hour pulse pulse at the input of the divider is 7 cha, where in is the pulse frequency of the pulse generator 3. Pulse frequency at the output of the divider 7 frequency PI 4 tL.i nil I 2 n where Ktf is the frequency division factor, the divider 7 frequency. The numerical value formed in the second counter Yu for the period of following pulses at the input 11 of the device for delaying pulses N i .J} ll.L.T ° where is the period of the following pulse at the input 11 of the device for delaying pulses. Then the delay time is determined by the gI expression. The output phase of the output pulses is relative to the input bridges PI 104 P Thus, the phase of the pulses at the output of the device for delaying impulses does not depend on the pulse frequency at the output of the device. The setting of the required phase is carried out by supplying the Corresponding codes to the inputs 14 and 13 of the control of the pulse absorbing device and frequency divider 7. The invention The device for delaying pulses, containing the first counter, the counting input of which is connected to the output of the first element, AND, one of the inputs of which is connected to the pulse generator, and a trigger, the first input of which is connected to the device's slot, and with the output of the trigger One of the inputs of the second element is AND, the other input of the switch is connected to the output of the pulse generator, the third element is AND, and the second counter, characterized in that, in order to ensure the phase of the delayed pulses when the frequency changes, impulse distributor, frequency divider n pulse absorber device are entered, the input is connected to the output of the pulse generator, the input of the frequency divider through the third element, and connected to the pulse generator and the output of the pulse absorber, and the counting input of the second counter is connected to the output of the frequency divider the outputs of the bits of the second counter are connected to the inputs of the first counter, the second input of the first, element I is connected to the output of the first counter, the input of the pulse distributor is connected to Bbt by the input of the second element And that, and the entrance uo-. recording the first counter, the urtanoshsy inputs to the initial state of the frequency divider, the second counter and the second trigger input are connected to the outputs of the pulse distributor. Sources of information taken into account in the examination) 1. The author's certificate of the USSR No. 598224, cl. N OZ K 5/13, 09/27/76.
2.Авторское свидетельство СССР № 529554, кл. Н ОЗ К 5/153, 15.04.75 (прототип).2. USSR author's certificate number 529554, cl. N OZ K 5/153, 15.04.75 (prototype).
99
VV
СГмТтSGMTt
8eight
тттУtttu
00
ЬЕНEn
гg
кto
юYu