Claims (2)
ных импупьсов (генератора) вследствие .Функциональный преобразователь содерпосто нства последней, что приводит кжит блок 1 синхронизации, генератор 2 автоматическому росту погрешности преобрйзовани частотных сигналов минималь ной величины (нижней границы частотного диапазона), при преобразовании максималь ных 4acTOTHtix сигналов (верхней границы частотного диапазона) с заданной точностью ,- . Иелью изобретени вл етс расширёние класса решаемых задач за счет возможности изменени вида аппроксимирующей зависимости. Поставленна цель достигаетс тем, ; что в функциональный преобразователь, содержащий генератор импульсов, счетчик первый делитель частоты и элемент И, вы ход которого соединен со счетным входом .первого делител частоты, дополнительно введены второй делитель частоты, формирователь импульсов, схема сравнени , блок пам ти, регистр, коммутатор, преобразователь последовательного кода в параллельный и блок синхронизации, вход которого Соединен с входом преобразовател , первый выход блока синхронизации соединен с первым входом элемента И, второй вход которого соединен с выходом коммутатора и счетным входом счетчика, установочный вход которого соединен с выходом формировател импульсов выходом преобразовател и установочным входом преобразовател последовательного кода в параллельный, управл ющий и информационный вхЪды которого соединены соответственно с вторым выходом блока .синхронизации и выходом генератора импульсов , выход преобразовател последовательного кода в параллельный соединен с входом старших разр дов адреса блока пам ти и управл ющим входом коммутатора , информационный вход которого соединен с выходами генератора импульсов и второго делител частоты, вход которого соединен с выходом генератора импульсов выход первого делител частоты соединен с информационным входом регистра, управ л ющий вход которого соединен с вторым выходом блока синхронизации и управл ющим входом первого делител частоты, вы ход регистра соединен о входом младщих разр дов адреса блока пам ти, выход которого соединен с первым входом схемы сравнени , второй вход и выход которой соединены соответственно с выходом счет чика и входом формировател импульсов. На чертеже представлена блок-схема преобразовател . импульсов, преобразователь 3 последовательного кода в параллельный, делитель 4 частоты, коммутатор 5, элемент И 6, счетчик 7, делитель 8 частоты, регистр 9, блок 10 пам ти, схему 11 сравнени и формирователь 12 импульсов. Устройство работает следующим образом . На вход блока 1 синхронизации посту„ают входные, импульсы частотой FBX , а с двух выходов снимаютс противофазно сигналы в виде меандра, длительность положительного и отрицательного полупериода которого равна периоду входного р- . При разрешающем сигнала потенциале на, первом выходе блока 1 синхронизации открываетс элемент И б .на врем Т и импульсы частотой f р от генераторш 2.импульсов через делитель 4 частоты и коммутатор 5 поступают на счетный вход делител 8. Частота счетных импульсов на выходе, коммутатора 5 опередел етс исход из частотного диапазона входных сигналов (F - и заданной точности преобразовани . Весь диапазон измерени входной частоты разбиваетс на И поддиапазонов, каждому из которых соответствует така частота счетных импульсов, что сохран ютс пропорции между этой частотой и частотой входного сигнала, определ емые точностными требовани ми. Час.тота счетных импульсов дл ( У) - 1)-го поддиапазона определ егс по формуле где И GN, N - множество натуральных чисел; {Q- частота генератора импульсов. Это осуществл етс следующим обра- зом.; Делитель 4 частоты из частоты импульсов fo генератора 2 импульсов формирует ( У - 1)-импульсную ,Jlocлeдoвaтeльнocть с частотами ,, f o-Z . оу., орые совместно с частотой €(, генератора 2 поступают на информационный вход коммутатора 5. Выбор частоты счетных импульсов , соответствующих текущему поддиапазону входной частоты, происходит в коммутаторе 5,. на выход которого проходит сигнал с того информационного входа, номер которого соответствует коду на его управл ющем входе. Управл юишй код формируетс в преобразователе 3, состо щем из последовательно соединенных счетчика и регистра. Код формируетс путем отсчета импульсов о , поступающих с генератора .1, счетчиком преобразовател 3 при разрещаюшем потенциале на втором выходе блока 1 синхронизации, т.е. в течение периода входного сигнала Т . В регистре преобразовател .3 запоминаетс состо ние старших разр дов счетчика в конце периода Т . При разрешающем потенциале на втором выходе блока 1 синхронизации содержимое делител 8 переписываетс в регистр 9, а делитель 8 обнул етс . Таким образом, в делителе 8 формируетс число N , которое вл етс кодом входной частоты FeytВ чейках блока 10 пам ти записаны числа F , соответствующие N, которые вл ютс кодами значений координат точек новой функш1ональной зависимости, т. е. выходной частоты вь|Х регистра 9 код соответствующей входной частоты поступает на младшие адресные входы блока 10 пам ти. На старшие адресные входы бло- ка 10 пам ти поступает код с преобразовател 3. Число N выбираетс из блока 10 пам ти и его код, вл ющийс коэффициентом делени счетчика 7, поступает на вход схемы 11 сравнени , на другой вход которой пост т1ает код со счетчика 7 соединенного счетным входом с выходом коммутатора 5. В схеме 11 сравнени код числа N поразр дно сравниваетс с кодом со счетчика 7 и при условии равенства на вход формировател 12 импульсов пост пает разрешающий сигнал. По этому сигналу в формирователе 12 импульсов формируетс короткий импульс с длительностью , где 1Г - длительность импульса, который поступает на выход ., преобразовател и вл етс сигналом обратной св зи. Он обнул ет с четчик 7 и устанавливает в исходное состо ние преобразователь 3. Начинаетс следующий .цикл отсчета импульсов счетчика 7, который также заканчиваетс формированием короткого импульса на выходе устройства и т. д. Таким образом, на выходе устройства формируетс импульсный CHrHajj, частота которого соответствует значению координаты точки воспроизводимой функциональной зависимости. Устройство позвол ет посредством смены информации в блоке 10 пам ти реализовать произвольную функ циональную зависимость в расширенном диапазоне частот за счет сохранени пропор ций между частотой счетных импульсов и частотой входного сигнала, определ емых точностными требовани ми. Формула изобретени Функциональный преобразователь, содержащий генератор импульсов, счетчик, первый делитель частоты и элемент И, выход которого соединен со счетным входом первого делител частоты, отличающийс тем, что, с целью расширени класса решаемых задач за счет возможности изменени вида аппроксимирующей зависимости, в него введены второй делитель частоты, формирователь импульсов , схема сравнени , блок пам ти, регистр, коммутатор, преобразователь последовательного кода в параллельный и . блок синхронизации, вход которого соединен с входом преобразовател , первый вь1ход блока синхронизации соединен с первым входом элемента И, второй вход которого соединен с выходом коммутатора и счетным, входом счетчика, установочный вход которого соединен с выходом формировател импульсов, выходом преобразовател и установочным входом преобразовател последовательного-кода в параллельный ,/ управл ющий и информационный входы которого соединены соответственно с вторым выходом блока синхронизации и выходом генератора импульсов, выход преобразовател последовательного кода в параллельный соединен с входом старших разр дов адреса блока пам ти и управл ющим входом коммутатора, информационный вход которого соединен с выходами генератора импульсов и второго делител частоты , вход которого соединен с выходом генератора импульсов, выход первого делител частоты соединен с информационным входом регистра, управл ющий вход которого соединен с вторым выходом блока синхронизации и управл ющим входом первого делител частоты, выход регистра соединен с входом младщих разр дов адреса блока пам ти, выход которого соединен с первым входом схемы сравнени , второй вход и выход которой соединены соответственно с выходом счетчика и входом формировател ИМПуЛЕзСОВ. Источники информащ1и, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 348994, кл. G 06 F 15/31, 1971. impulses (generator) due to the functional converter of the latter, which leads to synchronization unit 1, generator 2 automatically increases the error in converting frequency signals of the minimum value (lower frequency range limit) when converting maximum 4acTOTHtix signals (upper frequency range limit) with a given accuracy -. The invention is an extension of the class of tasks due to the possibility of changing the type of approximating dependence. The goal is achieved by; that the functional converter containing the pulse generator, the counter first frequency divider and the element I, the output of which is connected to the counting input of the first frequency divider, additionally introduced the second frequency divider pulse generator, comparison circuit, memory block, register, switch, converter serial code in parallel and the synchronization unit, whose input is connected to the converter input, the first output of the synchronization unit is connected to the first input of the element And the switch house and the counter input of the counter, the installation input of which is connected to the output of the pulse shaper output of the converter and the installation input of the serial to parallel converter, the control and information input of which is connected respectively to the second output of the synchronization unit and the output of the pulse generator, the output of the serial code converter to parallel is connected to the input of the higher bits of the address of the memory block and the control input of the switch, the information input of which o is connected to the outputs of the pulse generator and the second frequency divider, the input of which is connected to the output of the pulse generator; the output of the first frequency divider is connected to the information input of the register, the control input of which is connected to the second output of the synchronization unit and the control input of the first frequency divider, register output connected to the input of the lower bits of the address of the memory block whose output is connected to the first input of the comparison circuit, the second input and output of which are connected respectively to the output of the counter and the input of the forms atela pulses. The drawing shows the block diagram of the Converter. pulses, serial-to-parallel converter 3, frequency divider 4, switch 5, element 6, counter 7, frequency divider 8, register 9, memory block 10, comparison circuit 11 and pulse generator 12. The device works as follows. The input of the synchronization unit 1 is supplied with input signals, pulses with a frequency of FBX, and from two outputs signals in the form of a meander are taken out of phase, the duration of the positive and negative half-periods of which is equal to the period of the input p-. At the resolving potential of the potential, the first output of the synchronization unit 1 opens element Ib. At time T and pulses of frequency f p from the impulse generator 2. impulses through the 4 frequency divider and switch 5 arrive at the count input of the divider 8. Frequency of the counting pulses at the output of the switch 5 is determined based on the frequency range of the input signals (F - and a given conversion accuracy. The entire measurement range of the input frequency is divided into AND subbands, each of which corresponds to the same frequency of the counting pulses, which is saved proportions between this frequency and the frequency of the input signal, as determined by the accuracy requirements of Chas.tota for counting pulses (Y) - 1) -th subband is determined by the formula where EGS AND GN, N - the set of natural numbers.; {Q is the frequency of the pulse generator. This is done as follows; The divider 4 frequency of the frequency of the pulse fo of the generator 2 pulses forms (Y - 1) -pulse, Jlocality with the frequencies f o-Z. Ou., oye together with the frequency € (, generator 2 is fed to the information input of switch 5. The selection of the frequency of the counting pulses corresponding to the current subband of the input frequency occurs in switch 5, the output of which passes the signal from that information input whose number corresponds to the code at its control input. A control code is formed in converter 3, consisting of a serially connected counter and a register. The code is formed by counting pulses from the generator .1, by a counter At the resolving potential at the second output of the synchronization unit 1, i.e. during the period of the input signal T. The register of the converter .3 stores the state of the upper bits of the counter at the end of the period T. At the resolving potential at the second output of the synchronization unit 1 divider 8 is rewritten to register 9, and divider 8 is zeroed out. Thus, in divider 8, the number N is formed, which is the code of the input frequency Feyt In the cells of memory block 10, the numbers F are written, corresponding to N the point of the new functional dependence, i.e., the output frequency v | X of the register 9, the code of the corresponding input frequency goes to the lower address inputs of the memory block 10. The upper address inputs of memory block 10 receive a code from converter 3. The number N is selected from memory block 10 and its code, which is the division factor of counter 7, is fed to the input of comparison circuit 11, to another input which is supplied with code the counter 7 is connected by a counting input with the output of the switch 5. In the comparison circuit 11, the code of the number N is bitwise compared with the code from the counter 7 and under the condition that the pulse generator 12 is equal to the pulses, the enabling signal is given. This signal in the pulse former 12 forms a short pulse with a duration, where 1G is the duration of the pulse that arrives at the output. The transducer is a feedback signal. It zeros the 7 and sets the converter 3 to its initial state. The next cycle of counting the pulses of the counter 7 begins, which also ends with the formation of a short pulse at the output of the device, etc. Thus, the output of the device is pulsed CHrHajj, whose frequency corresponds to the coordinate value of the point of the reproduced functional dependence. The device allows, by changing the information in the memory unit 10, to realize an arbitrary functional dependence in the extended frequency range by keeping the proportions between the frequency of the counting pulses and the frequency of the input signal determined by the accuracy requirements. Claims A functional converter comprising a pulse generator, a counter, a first frequency divider, and an element whose output is connected to a counting input of a first frequency divider, characterized in that, in order to expand the class of tasks to be solved due to the possibility of changing the type of approximating relationship, second frequency divider, pulse shaper, comparison circuit, memory block, register, switch, serial to parallel converter and. the synchronization unit, the input of which is connected to the converter input, the first clock of the synchronization unit is connected to the first input of the element I, the second input of which is connected to the switch output and the counting input, the counter input, the setup input of which is connected to the output of the pulse shaper, the converter output and the serial converter code in parallel, / control and informational inputs of which are connected respectively to the second output of the synchronization unit and the output of the pulse generator, you one serial to parallel converter is connected to the input of the higher bits of the memory block address and the control input of the switch, whose information input is connected to the outputs of the pulse generator and the second frequency divider, whose input is connected to the output of the pulse generator, the output of the first frequency divider is connected to the information the register input, the control input of which is connected to the second output of the synchronization unit and the control input of the first frequency divider, the register output is connected to the input of the lower the address bits of the memory block, the output of which is connected to the first input of the comparison circuit, the second input and the output of which are connected respectively to the output of the counter and the input of the pulse generator. Sources of information taken into account in the examination 1. The author's certificate of the USSR № 348994, cl. G 06 F 15/31, 1971.
2.Авторское свидетельство СССР № 561189, кл. G06 F 15/31., 1976 (прототип).2. USSR author's certificate number 561189, cl. G06 F 15/31., 1976 (prototype).