SU1487192A1 - Code-to-pulse-repetition rate converter - Google Patents
Code-to-pulse-repetition rate converter Download PDFInfo
- Publication number
- SU1487192A1 SU1487192A1 SU874207721A SU4207721A SU1487192A1 SU 1487192 A1 SU1487192 A1 SU 1487192A1 SU 874207721 A SU874207721 A SU 874207721A SU 4207721 A SU4207721 A SU 4207721A SU 1487192 A1 SU1487192 A1 SU 1487192A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- outputs
- combined
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Изобретение относится к вычислительной технике и может быть использовано в устройствах контроляThe invention relates to computing and can be used in control devices.
в качестве программируемого задатчика временных интервалов при формировании входных воздействий на контролируемый объект. Цель изобретения повышение точности преобразования в широком диапазоне формирования периода. Преобразователь содержитas a programmable unit of time intervals in the formation of input effects on the controlled object. The purpose of the invention is improving the accuracy of conversion in a wide range of period formation. The converter contains
Изобретение относится к импульсной и вычислительной технике и предназначено для использования в контрольно-измерительном оборудовании в качестве программируемого задатчика временных интервалов для объекта контроля.The invention relates to a pulse and computing technology and is intended for use in test equipment as a programmable unit of time intervals for the test object.
Цель изобретения — повышение точности преобразования в широком диапазоне формирования периода.The purpose of the invention is to improve the accuracy of the conversion in a wide range of formation of the period.
На фиг. 1 изображена функциональ· ная схема преобразователя кода в период повторения импульсов; на фиг. 2пример реализации программного блока, сдвигового регистра и мультигенератор опорной частоты, сдвиговый регистр, два мультиплексора, счетчик импульсов, блок памяти, -четыре триггера, два элемента ИЛИ, ключ, формирователь запускающих импульсов, выполненный на двух Ц-триггерах и двух элементах И-НЕ, программный блок и выходную шину. Формирование периода осуществляется путем подсчета счетчиком импульсов количества импульсов, вырабатываемых генератором опорной частоты, при устранении влияния задержек переключения счетчика на точность преобразования, во-первых, за счет исключения счетчика из процесса формирования участка периода, соответствующего младшим раз— . рядам кода, заданного программным блоком, а во-вторых, за счет обеспечения работы счетчика с опережением при формировании оставшегося участка .периода. 2 з.п.ф—лы, 3 ил.FIG. 1 shows a functional code converter circuit during a pulse repetition period; in fig. 2 example of implementation of a program block, a shift register and a multi-generator of the reference frequency, a shift register, two multiplexers, a pulse counter, a memory block, a four-trigger, two OR elements, a key, a trigger pulse driver, performed on two C-triggers and two NAND elements , program block and output bus. Period formation is carried out by counting by the pulse counter the number of pulses produced by the reference frequency generator, while eliminating the influence of the counter switching delays on the conversion accuracy, first, by eliminating the counter from the process of forming the period corresponding to the lowest times. rows of code specified by the software block, and secondly, by ensuring that the counter runs ahead in the formation of the remaining portion of the period. 2 hp f.ly, 3 il.
плексоров в их взаимосвязи; на фиг. 3 — временные диаграммы работы устройства.plexors in their relationship; in fig. 3 - timing charts of the device.
Преобразователь кода в период повторения импульсов (фиг. 1) содержит генератор 1 опорной частоты, сдвиговый регистр 2, мультиплексоры 3,4, счетчик 5 импульсов, блок 6 памяти, триггеры 7—10, элементы ИЛИ ,11,12, ключ 13, формирователь 14 запускающих импульсов, состоящий из двух Л-триггеров 15,16, двух элементов И-НЕ 17,18 и шины 19 "Пуск", программный блок 20 и выходную шину 21 .The code converter in the pulse repetition period (Fig. 1) contains the reference frequency generator 1, shift register 2, multiplexers 3,4, counter 5 pulses, memory block 6, triggers 7-10, elements OR 11,12, key 13, driver 14 trigger pulses, consisting of two L-triggers 15,16, two elements AND-NOT 17,18 and bus 19 "Start", program block 20 and output bus 21.
(яввЛ(yavlLL
0000
СОWITH
33
14871921487192
4four
Формирователь 14 запускающих импульсов содержит два ϋ-триггера 15, 16, образующих в совокупности двух— разрядный сдвиговый регистр, два элемента И—НЕ 17,18 и шину 19 "Пуск".Shaper 14 trigger pulses contains two три-trigger 15, 16, forming in the aggregate a two-bit shift register, two elements AND NOT 17.18 and bus 19 "Start".
Программный блок 20 (фиг. 2) предназначен для хранения информации о величинах младших и старших разрядов кодов формируемого временного интервала и передачи этой информации в мультиплексоры 3,4 и блок 6 памяти, а также для формирования сигналов управления работой триггера 8. Программный блок 20 (фиг.2) содержит регистры 22, 23, служащие для хранения младших и старших разрядов кодов, элемент И 24 коммутатор 25, выполненный на программных переключателях и кнопках.Program block 20 (Fig. 2) is designed to store information about the values of the lower and higher digits of the codes of the formed time interval and transmit this information to multiplexers 3,4 and memory block 6, as well as to generate signals controlling the operation of the trigger 8. Program block 20 ( figure 2) contains registers 22, 23, used for storing the lower and higher digits of codes, the element 24 of the switch 25, performed on the software switches and buttons.
Работа преобразователя кода в период повторения импульсов происходит следующим образом.The operation of the code converter during the pulse repetition period is as follows.
Пусть, например, необходимо сформировать период следования, равный 5 мкс -565 нс при частоте генератора £оп =200 МГц.Посредством коммутатора 25 программного блока 20 оператор осуществляет запись в регистры 22,Let, for example, it is necessary to form a repetition period of 5 μs -565 ns at a generator frequency £ op = 200 MHz. Using the switch 25 of the program block 20, the operator writes to registers 22,
23 информации о величинах младших и старших разрядов кодов формируемого временного интервала. Разделение кодов на младшие и старшие разряды осуществляется, исходя из дискретности программирования, определяемой периодом Топ генератора 1 опорной частоты (в нашем случае Том = 5 нс), разрядности сдвигового регистра 2 (в нашем случае использован 10—разрядный кольцевой сдвиговый регистр, охватывающий диапазон преобразования, равный временному интервалу 5 нс-10= =50 нс), а также длительности формируемого временного интервала. В рассматриваемом примере при формировании временного интервала 5 мкс 565 нс код младших разрядов равен 3, а код старших — 111. Код 3 младших разрядов, соответствующий двоичной системе сумме чисел 2,2, обеспечивает преобразование участка временного интервала, равного 5 нс*’1 .< 3=15 нс, а кой 111 старших разрядов, соответствующий в двоичной системе сумме чисел 2°, 2', 2 , 2 , 2?, 2й, обеспечивает получение временного интервала (с учетом диапазона преобразования сдвигового регистра 2), равного 50 нс-111 = 5550 нм,23 information on the values of the lower and upper digits of the codes of the formed time interval. The codes are divided into lower and higher digits based on the discreteness of programming determined by the period T op of the reference frequency generator 1 (in our case T ohm = 5 ns), the width of the shift register 2 (in our case, a 10-bit ring shift register covering conversion range equal to the time interval of 5 ns-10 = = 50 ns), as well as the duration of the time interval being formed. In this example, when forming a time interval of 5 μs 565 ns, the low-order code is 3, and the high-order code is 111. The 3 low-order code, corresponding to the binary system with the sum of 2.2, converts a portion of the time interval equal to 5 ns * 1 . <3 = 15 ns, and what the 111 most significant digits corresponding to the binary system the sum of the numbers 2 °, 2 ', 2, 2, 2 ? , 2nd , provides a time interval (taking into account the conversion range of the shift register 2), equal to 50 ns-111 = 5550 nm,
(в результате чего полный формируемый временной интервал будет равен 15 нс + 5550 нс = 5565 нс, т.е. ( as a result, the total time interval being formed will be 15 ns + 5550 ns = 5565 ns, i.e.
5 мкс 565 нс.5 μs 565 ns.
Таким образом, заданные программы блоком 20 код 3 младших разрядов и код 11,1 старших разрядов соответствуют рассматриваемому примеру преобразования периода 5 мкс 565 нс По сигналу окончания записи информации о величине кодов формируемого временного интервала, соответствующего старшим разрядам кода, на С— вход триггера 8 поступает "1", которая устанавливает его в состояние "1" по прямому выходу, а в ячейку памяти блока 6 также заносится "1", соответствующая адресу кода 111, Сигнал "1" с прямого выхода триггера 8 поступает на управляющий вход мультиплексора 3, разрешая прохождение через него сигнала с выхода старшего разряда сдвигового регистра 2. Сигнал "0" с инверсного выхода триггера 8 разрешает работу триггеров 9, 10 и прохождение сигнала с триггера 7 на сдвиговый регистр 2 через ключ 1-3.Thus, the programs specified by block 20, code 3 low bits and code 11.1 high bits correspond to the considered example of conversion of a period of 5 μs 565 ns. By the signal of the end of recording information about the code value of the generated time interval corresponding to the high bits of the code, C - trigger input 8 receives "1", which sets it to the state "1" through the direct output, and the memory cell of block 6 also records "1" corresponding to the code 111 address. Signal "1" from the direct output of the trigger 8 goes to the control input of the multiplex xor 3, allowing passage through it of the signal from the high-order output of the shift register 2. Signal "0" from the inverse output of the trigger 8 allows the trigger 9, 10 and the passage of the signal from trigger 7 to the shift register 2 through the key 1-3.
Но сигналу "Пуск" и по приходу тактового импульса на входы ϋ—триггера 15 формирователя 14 запускающих импульсов (фиг. Зд,б) соответственно, момент времени Г^),происходит изменение состояния триггера 15, при котором на его прямом выходе устанавливается "0", а на инверсном"1" (фиг. 3, в момент времени С2). Аналогичным образом, по приходу на входы ϋ-триггера 16 сигнала "1" и следующего тактового импульса изменяется выходное состояние триггера 16, и на его выходе устанавливается ”1” (фиг·, Зг, момент времени с.^), Сигналы с выходом О-триггеров 15,16 поступают на объединенные входы элементов И-НЕ 17,18, в результате чего на их выходах, являющихся выходами формирователе 14 запускающего импульса, формируется импульс, длительность которого равна периоду Т следования импульсов генератора 1 опорной частоты (фиг. Зд), Импульс с выхода элемента И-НЕ 18 поступает через элемент ИЛИ 11 на ϋ-вход триггера 7, на вход синхронизации кото.рого проходят импульсы с генератора 1 опорной частоты. На выходе триг—But the “Start” signal and the arrival of a clock pulse at the inputs ϋ of the trigger 15 of the driver 14 of trigger pulses (Fig. A, b), respectively, the time T (), the state of the trigger 15 changes, at which the direct output is set to 0 ", and inverse" 1 "(Fig. 3, at time point C 2 ). Similarly, on arrival at the inputs of the три-flip-flop 16 of the signal "1" and the next clock pulse, the output state of the flip-flop 16 changes, and its output is set to "1" (Fig ·, Зг, time s. ^), Signals with output O -triggers 15,16 arrive at the combined inputs of the elements AND-NOT 17,18, resulting in their outputs, which are the outputs of the driver 14 trigger pulse, a pulse is formed, the duration of which is equal to the period T of the pulse generator 1 reference frequency (Fig. RE) , Impulse from the output of the element AND-NOT 18 enters cut the element OR 11 to the ϋ-input of the trigger 7, to the synchronization input of which the pulses pass from the generator 1 of the reference frequency. At the exit trig—
эuh
^487192^ 487192
66
ι-ера 7 формируется первый выходной импульс, длительность которого равна периоду Т (фиг, Зе, момент времениι-er 7, the first output impulse is formed, the duration of which is equal to the period T (fig, Ze, moment of time
. Этот импульс поступает на входы счетчика 5, триггеров 9, 10 и ключа 13 о При этом на выходе счетчика 5 устанавливается адрес первой ячейки блока 6 памяти (фиг. Зж), триггеры 9, 10 меняют свое состояние 10 (фиг. Зи) , запрещая прохождение сигналов через мультиплексор 4, а через ключ 13 первый импульс поступает на управляющий вход сдвигового регистра 2, в результате чего послед- 15 ний.начинает свою работу в кольце и на его выходах формируются сдвинутые относительно друг друга импульсы (фиг. Зк 1-к10). По сигналу разрешения с триггера 8 через мульти— 20 плексор 3 на триггер 10 проходит сигнал с выхода старшего разряда сдвигового регистра 2, по приходу которого триггер. 10 меняет свое состояние на "1" (фиг. Зи, момент 25. This pulse arrives at the inputs of counter 5, triggers 9, 10 and key 13 o. At the same time, the output of counter 5 sets the address of the first cell of memory block 6 (FIG. 3), triggers 9, 10 change their state 10 (FIG. 3), prohibiting passing signals through multiplexer 4, and through the key 13 the first pulse arrives at the control input of the shift register 2, as a result of which the last 15 starts its work in the ring and pulses shifted relative to each other are formed at its outputs (Fig. 3k-1k10 ). The resolution signal from trigger 8 through multi- 20 plexer 3 to trigger 10 passes a signal from the output of the high-order shift register 2, the arrival of which is a trigger. 10 changes its state to "1" (Fig. Zi, moment 25
времени С^)„ Одновременно сигнал с выхода мультиплексора 3 через элемент ИЛИ 12 приходит на вход сдвигового регистра 2, который с момента времени формирует сдвинутые зо импульсы в новом рабочем кольце (фиг, 3 к1-к10). По приходу сигнала "1" с триггера 10 на вход мультиплексора 4 выходной сигнал с третье— ' го разряда сдвигового регистра 2, соответствующего коду 3 младших разрядов входного кода, поступает через мультиплекстор 4 на входы счетчика 5 и триггера 9. При этом·состояние счетчика 5 меняется, в соот- дд ветствии с чем происходит выбор ячеек блока 6 памяти (фиг. Зк,з,ж, мо- > мент времени с^). Выходная информация с блока 6 памяти поступает на второй вход триггера 9, запрещающего прохождение сигналов с выходов сдвигового регистра 2 через мультиплексор 4 и элемент ИЛИ 11 на выходной триггер 7. Вышеописанный цикл работыtime C ^) “At the same time, the signal from the output of multiplexer 3 through the element OR 12 arrives at the input of the shift register 2, which from the moment of time forms shifted zo impulses in the new working ring (FIG. 3 k1-k10). Upon arrival of the signal "1" from trigger 10 to the input of multiplexer 4, the output signal from the third to the 10th digit of the shift register 2 corresponding to the code 3 lower bits of the input code is fed through multiplexer 4 to the inputs of counter 5 and trigger 9. At the same time, the counter 5 changes, in accordance with what the selection of the cells of the memory block 6 takes place (Fig. W, W, W, Mo-> ment of time s ^). The output information from the memory unit 6 is fed to the second input of the trigger 9, which prohibits the passage of signals from the outputs of the shift register 2 through multiplexer 4 and the element OR 11 to the output trigger 7. The above described operation cycle
повторяется до тех пор, пока'на вы—repeats until you
_ ’ эи_ ’Ei
ходе счетчика 5 не установится код адреса ячейки блока 6 памяти, соответствующий коду старших разрядов, т.е, в нашем случае код 111.during the course of counter 5, the code of the cell address of the memory block 6 corresponding to the code of the most significant digits is not established, i.e., in our case, the code 111.
По достижении указанного кодаUpon reaching the specified code
5555
счетчиком 5 в момент времени С7происходит смена информации в блоке 6 памяти (фиг. Зж) и переключение триггера 9 при поступлении на егоcounter 5 at time point C 7 , information is changed in memory block 6 (Fig. ZJ) and trigger 9 is switched when it arrives at
первый вход сигнала с первого вы-" хода мультиплексора 4 (фиг. Зл).the first input of the signal from the first output of the multiplexer 4 (fig. Zl).
На выходе триггера 9 и, следовательно, на четвертом входе мультиплексора 4 устанавливается сигнал ”1", разрешающий прохождение сигналов с выходов разрядов сдвигового регистра 2 через мультиплексор 4 и элемент 11 на выходной триггер 7, В момент времени на выходе триггера 7 формируется второй выходной импульс (фиг. Зе) ,The output of the trigger 9 and, therefore, the fourth input of the multiplexer 4 sets the signal "1", allowing the passage of signals from the outputs of the digits of the shift register 2 through the multiplexer 4 and element 11 to the output trigger 7, At the time of the output of the trigger 7 a second output pulse is formed (Fig. Ze),
II
Таким образом, осуществляется формирование периода повторения импульсов. При этом счетчик, вносящий основ ную долю погрешности в процесс преобразования, исключен из процесса формирования участка периода, пропорционального младшим разрядам входного кода. Эта функция возложена на сдвиговый регистр, работа которого организована в кольцевом режиме. Исключение счетчика (частичное) дает возможность сократить количество его разрядов (на количество младших разрядов) , следствие чего является возможность повышения рабочей частоты генератора опорной частоты, что, в свою' очередь повышает точность преобразования в широком диапазоне преобразования ,Thus, the formation of a pulse repetition period. In this case, the counter, which introduces the main part of the error in the conversion process, is excluded from the process of forming a period section proportional to the low bits of the input code. This function is assigned to the shift register, whose work is organized in a ring mode. Elimination of the counter (partial) makes it possible to reduce the number of its discharges (by the number of low-order digits), resulting in the possibility of increasing the operating frequency of the reference frequency generator, which, in turn, increases the accuracy of conversion in a wide conversion range,
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874207721A SU1487192A1 (en) | 1987-03-10 | 1987-03-10 | Code-to-pulse-repetition rate converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874207721A SU1487192A1 (en) | 1987-03-10 | 1987-03-10 | Code-to-pulse-repetition rate converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1487192A1 true SU1487192A1 (en) | 1989-06-15 |
Family
ID=21289914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874207721A SU1487192A1 (en) | 1987-03-10 | 1987-03-10 | Code-to-pulse-repetition rate converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1487192A1 (en) |
-
1987
- 1987-03-10 SU SU874207721A patent/SU1487192A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4203543A (en) | Pattern generation system | |
SU1487192A1 (en) | Code-to-pulse-repetition rate converter | |
SU752764A1 (en) | Pulse train generator | |
SU1322431A1 (en) | Pseudorandom code generator | |
SU917313A1 (en) | Programme-controlled pulse generator | |
SU911695A1 (en) | Pseudorandom m-sequence shaper | |
SU813751A2 (en) | Pulse train selector | |
SU554618A1 (en) | Preset Pulse Counter | |
SU497718A1 (en) | Device for generating pseudo-random signals of complex structure | |
SU1636993A1 (en) | Pseudo random sequence generator | |
SU399850A1 (en) | MULTI-CHANNEL FORM FOR RANDOM SIGNALS | |
SU1157663A1 (en) | Pulse train generator | |
SU1322273A1 (en) | Square-law function generator | |
SU959274A1 (en) | A-c stroboscopic converter | |
SU1200388A1 (en) | Device for generating pulse sequences | |
SU1003025A1 (en) | Program time device | |
SU1462282A1 (en) | Device for generating clocking pulses | |
SU1203533A1 (en) | Device for generating simulation-resistant sequences of signals with complex shape | |
SU1121774A2 (en) | Device for generating pulse bursts | |
SU1168953A1 (en) | Device for forming test excitation | |
SU1487153A1 (en) | Pseudorandom number generator | |
SU684760A1 (en) | Sensor of test pseudorandom sequence | |
SU1260962A1 (en) | Device for test checking of time relations | |
SU421154A1 (en) | DEVICE FOR SETTING RHYTHM | |
SU1451719A1 (en) | Codec for transmitting information with aid of imitation-proof signal sequences of complex shape |