SU1003025A1

SU1003025A1 - Program time device

Info

Publication number: SU1003025A1
Application number: SU813348057A
Authority: SU
Inventors: Борис Васильевич Белов; Анатолий Яковлевич Мальчик; Константин Ильич Палк; Леонид Бенцианович Спектор; Лев Наумович Файнштейн; Григорий Давидович Цыбульский
Priority date: 1981-10-23
Filing date: 1981-10-23
Publication date: 1983-03-07

Description

(54) ПРОГРАММНО-ВРЕМЕННОЕ УСТРОЙСТВО(54) PROGRAM-TEMPORARY DEVICE

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дли управлени станками, автоматическими лини ми, а также другими объектами, где по технологическому циклу управлени работой требуетс осуществл ть различные временные задержки выдачи или сн ти управл ющих сигналов и команд.The invention relates to automation and computer technology and can be used for controlling machine tools, automatic lines, as well as other objects, where various time delays for issuing or removing control signals and commands are required for the work management process cycle.

Известно программно-временное устройство , содержащее последовательно соединенные генератор импульсов, блок управлени , распределитель импульсов , представл клций собой счетчик с дешифраторс1ми, выходами соединенный 4fepe3 наборное поле с входами компараторов, выходы которых подключены к первым входам триггеров/ а вторыми входами соединены с вторым выходом управлени , второй вход которого подключен к. первому выходу первого триггера/ группа элементов И, входы которых соединены с выходами соответствующих триггеров/ выходы которых соединены через первые к.пючи с выходами устройства, а также группу согласующих элементов, входами подключенных к выходам датчиков/ сумматор и вторые ключи/ первые входы которых соединены с соответствующими выходами группы согласующих элементов/ вторые входы - с соответствующими выходами группы элементов И, а выходы вторых ключей через сумматор - с входом генератора импульсов .A software-temporary device is known that contains a pulse generator connected in series, a control unit, a pulse distributor, which is a counter with a decoder, outputs connected 4fepe3 dial field to the inputs of comparators whose outputs are connected to the first trigger inputs / and the second inputs are connected to the second control output , the second input of which is connected to the first output of the first trigger / group of elements I, the inputs of which are connected to the outputs of the corresponding triggers / outputs of which are connected Inen through the first terminals with the device outputs, as well as a group of matching elements, inputs connected to the sensor outputs / adder and second keys / first inputs of which are connected to the corresponding outputs of the group of matching elements / second inputs - with the corresponding outputs of a group of elements I, and outputs second keys through the adder - with the input of the pulse generator.

Это устройство обеспечивает формирование и динамическую корректировку длительности п ти интервгшов/ This device provides for the formation and dynamic adjustment of the duration of the five intergovs /

10 следующих последовательно один за другим.10 following one after the other.

сигнал запуска с блока управлени устанавливает группу триггеров в единичное состо ние. Одновременно the start signal from the control unit sets the group of triggers to one state. At the same time

15 с этим импульсы генератора через блок управлени постуйаиот последовательно на распределитель импульсов и через наборное поле - на компараторы/ которые поочередно выдают им20 пульсы на счетные входы групп триггеров/ устанавлива их в исходное состо ние. Дсшее сигнашы через элементы И и группы первых ключей поступают на входы исполнительных уст25 ройств через зёщанные интервалы времени 113 .15 with this, the generator pulses through the postoiioot control unit sequentially to the pulse distributor and through the dial field to the comparators (which in turn give them 20 pulses to the counting inputs of the trigger groups / reset them. The next signal through the elements And and the group of the first keys arrive at the inputs of the executive devices at regular time intervals 113.

Недостатком этого устройства вт л ртс низка точность реализуемых временных згшержек/ обусловленна The disadvantage of this device is that the VL RTS is low accuracy of the implemented time stamps / due to

30 относительно узким диапазоном формируемых временных интервалов. А также ограниченные функциональные возможности, состо щие в том, что необходимо иметь число каналов фор мировани временных интервалов, ра ное числу каналов управлени и стр ную последовательность формировани ременных интервалов. Это обуслов ливает дополнительные аппаратные затраты и снижает надежность устройств . Наиболее близким техническим ре шением к изобретению вл етс устройство , которое содержит генерато импульсов, группу элементов И, делитель частоты, счетчик времени, дешифратор, запоминающий блок, сче чик номера команды, первый элемент ИЛИ, выходом соединенный с счетным входом счетчика времени, выход кот рого подсоединен к счетному входу счетчика номера команды, выходами подсоединенного к входам запоминаю щего блока, выходы запоминающего блока соединены с входами счетчика времени и дешифратора, выходы кото рого соединены с первыми входами группы элементов И, реверсивный счетчик, токовые ключи, блок коррек ции реверсивного счетчика, блок уп равлени реверсивным счетчиком, эле менты И выбора счетных входов ревер сивного счетчика, элемент НЕ, первый элемент И, второй элемент И, второй элемент ИЛИ, первый вход ко торого подсоединен к выходу первого элемента И, первый вход элемента И подсоединен к одному иэ выходов запоминающего блока, а второй вход к выходу первого элемента ИЛИ, neipвый вход которого подсоединен к выходу делител частоты, а второй - к выходу второго элемента И, первым входом подсоединенного к одному из выходов дешифратора, а вторым - к первым входам группы элементов И и к выходу генератора импульсов,выход выбора счетных входов реверсивного счетчика, выходы которых подсоединены к соответствующим счет ным входам, вторые входы элементов И соединены соответственно с первым выходом блока управлени реверс-ивны счетчиком, входами соединенного с выходами счетчика номера команды, а вторым выходом - с входом блоке коррекции реверсивного счетчика, выходы которого через реверсивный счетчик подсоединены к входам токовых ключей. Устройство имеет только один каНсШ формировани заданного временно го интервала дл всего диапазона значений временных задержек. Формирование заданных временных интервалов происходит последовательно один за другим в зависимости от номера команды, причем формирование величины заданного интервала происходит с помощью одних и тех же элементов устройства 2. Недостатком известного устройства вл ютс ограниченные функциональные возможности, состо щие в том, что формирование временных интервалов осуществл етс только последовательно и исключена возможность одновременного независимого формировани временных команд. Цель изобретени - расширение функциональных возможностей за счет формировани значений временных интервалов независимо и одновременно или заданных в любой произвольной последовательности при одновременном упрощении устройства и сохранении широкого диапазона временных интервалов . Поставленна цель достигаетс тем, что в программно-временное устройство, содержащее счетчик времени , первый блок пам ти, соединенный адресными входами с выходами счетчика команд, первыми информационными выходами - с входами дешифратора , подключенного выходами к первым входам блока элементов И, делитель частоты, св занный счетным входом с первым выходом генератора импульсов, введены схема сравнени и второй блок пам ти, соединенный адресными входами с первыми выходами первого блока пам ти, информационными входами - с выходами счетчика времени, управл ющим входом - с вторым выходом генератора импульсов, а выходами - с установочными входами счетчика-времени и с первыми входами схемы сравнени , подключенной вторыми входами к вторым выходам первого блока пам ти, выходом к вторым входам блока элементов И и к входу сброса счетчика времени, соединенного счетным входом с выходом делител частоты, подключенногоустановочными входами к третьим выходам первого блока пам ти. На фиг.1 дана схема устройства; на фиг.2 - структура командного слова . Устройство содержит генератор 1 импульсов, делитель 2 частоты, счетчик 3 команд, первый блок 4 пам ти, дешифратор 5, второй блок б пам ти, схему 7 сравнени , счетчик 8 времени , блок элементов И 9, токовые ключи 10, объект 11 управлени . Командное слово (фиг.2) имеет три информационных пол : -поле 12, которое содержит код номера выбранной дискреты времени ( в данном примере - шесть разр дов); -поле 13, которое содержит код адреса соответствующего выхода на объект управлени и адрес чейки в блоке 6 (в примере - восемь разр дов ) ; - поле 14, в котором содержитс код требуемой величины вьщержки времени {в примере - восемь разр Дрв ) . Счетчик 3 команд представл ет собой двоичный счетчик, дл приведенного примера должен быть восьмиразр дным , и может быть реализован на двух последовательно соединенных интегральных ьдакросхемах К155ИЕ5. Первый блок 4 пам ти выполнен как перепрограммируемое посто нное запоминающее устройство, работающее толь ко в режиме считывани записанной в нем информации, Максимальное количество программируемых временных интервалов в дан ном примере - двести п тьдес т шест и объем блока 4 пам ти команд может составл ть двести п тьдес т шесть двоичных слов по двадцать два инфор мационных разр да. Блок 4 может быт выполнен на трех параллельно соединенных по адресным входам интеграль ных микросхемах К573РФ1. Делитель 2 частоты выполнен в ви де двоичного счетчика с предварительной установкой коэффициента делени и реализован в рассматриваемо примере на одной интегральной микро схеме К155ИЕ8. Второй блок б пам ти представл е собой оперативный блок пам ти, имею щий как режим записи, так и ежим считывани информации. Блок б (оперативной ) пам ти имеет, дл данного примера, объем двести п тьдес т шес слов по восемь разр дов и может быт выполнен на восьми параллельно соединенных по адресным входам интегральных микросхемах КР188РУ2. Счетчик 8 представл ет собой двоичный счетчик с предварительной установкой начала счета и имеет счетный вход и вход установки в нол Дл данного примера счетчик 8 может быть регшизован как восьмиразр дный двоичный счетчик с предустановко-й на двух последовательно соединенных интегральных микросхемах К155ИЕ7. Количество элементов И 9 зависит от числа каналов управлени и в данном пр1влере составл ет двести п тьдес т шесть. Число токовых ключей 10 акже составл ет двести п тьдес т шесть и они могут быть выполнены на ста двадцати восьми интегральных микросхемах К155ЛП7. Устройство работает следующим образом. Счетчик 3 команд в соответствии с поступающими на его счетный вход импульсс1ми с генератора 1 импульсов устанавливает на адресных входах блока 4 Пам ти команд адрес очередной команды. Содержимое блока 4, хран щеес по этому адресу, устанавливаетс одновременно на первых, вторых и третьих информационных выходах , количество которых определиетс пол ми 12 - 14 соответственно. Таким обра.зом, на входах предварительной установки делител 2 частоты устанавливаетс код защанной по программе дискреты времени. Делитель 2 частоты формирует по этому коду счетные импульсы через заданные интервалы времени. На первых информационных выходах блока 4 устанавливаетс , в данном примере, восьмиразр дный код адреса, который с помощью дешифратора 5, блока элементов .И 9 и токовых ключей 10 определ ют момент включени нужного канала объекта 11 управлени . Этот же код адреса поступает на адресные входы блока 6 и выбирает соответствующее этому коду восьмиразр дное слово. Это слово представл ет собой двоичное число, которое определ ет число импульсов, формируемых делителем 2 частоты по данному каналу управлени . Этот код устанавливаетс на выходах блока 6 пам ти и поступает на первые входы схемы 7 сравнени . На вторые входы схемы 7 сравнени с вторых информационных выходов блока пам ти 4 поступает восьмиразр дный код требуемой величины выдержки времени включени дл заданного канала управлени . В случае несовпадени этих двух кодов схема сравнени не запрещает прохождение счетного импульса на вход счетчика 8. В этом случае содержимое счетчика 8 увеличиваетс на единицу и с информационных входов блока 6 записываетс в этот же блок по тому же адресу. В случае совпадени кодов на первых и вторых входах схемы 7 сравнени , т.е. при достижении заданной величины временного интервала, схема 7 сравнени выдает команду на установку в ноль счетчика 8 и разрешение на вторые входы блока элементов И 9, что приводит к включению заданного канала объекта 11 управлени . В этом случае по заданному в команде адресу в блок 6 записываютс нули во все разр ды, соответствующие адресу слова, что говорит о включении заданного канала объекта управлени и окончании выдержки времени . Независимо от результата сравнёНИН на схеме 7 счетчик 3 команд переходит к следующей команде по следующ му импульсу генератора 1 и последовательно перебирает таким образом все каналы управлени . После исполнени последней команды по переполнению счетчик 3 переходит вновь30 relatively narrow range of time slots. As well as limited functionality, which consists in the fact that it is necessary to have a number of channels for forming time intervals, a different number of control channels and a string sequence for forming time intervals. This leads to additional hardware costs and reduces the reliability of devices. The closest technical solution to the invention is a device that contains a pulse generator, a group of elements AND, a frequency divider, a time counter, a decoder, a storage unit, a command number counter, the first element OR, an output connected to the counting input of a time counter, an output cat connected to the counter input of the command number, the outputs connected to the inputs of the memory block, the outputs of the memory block are connected to the inputs of the time counter and the decoder, the outputs of which are connected to the first groups of elements And, a reversible counter, current keys, a reversible counter correction unit, a reversible counter control unit, And elements of the selection of the counting inputs of the reversing counter, the element NOT, the first element AND, the second element AND, the second element OR, the first input which is connected to the output of the first element I, the first input of the element I is connected to one of the outputs of the storage unit, and the second input to the output of the first element OR, the neip input of which is connected to the output of the frequency divider, and the second to the output of the second element And, the first input of the decoder connected to one of the outputs, and the second to the first inputs of the group of elements And to the output of the pulse generator, the selection output of the counting inputs of the reversible counter, the outputs of which are connected to the corresponding counting inputs, the second inputs of the elements And are connected respectively to the first the output of the reverse-iven control unit by the counter, the inputs of the command number connected to the outputs of the counter, and the second output - to the input of the reversible counter correction unit, the outputs of which are connected through the reversible counter The inputs to the current key inputs. The device has only one set of the formation of a given time interval for the entire range of values of the time delays. The formation of the specified time intervals occurs sequentially one after the other depending on the command number, and the formation of the value of the specified interval occurs using the same elements of the device 2. A disadvantage of the known device is the limited functionality that the formation of time intervals takes It is only consistently and the possibility of simultaneous independent formation of temporary commands is excluded. The purpose of the invention is to expand the functionality by generating time interval values independently and simultaneously or specified in any arbitrary sequence while simplifying the device and preserving a wide range of time slots. The goal is achieved by the fact that in a program-temporary device containing a time counter, the first memory block connected by address inputs to the outputs of the command counter, the first information outputs to the inputs of the decoder connected by the outputs to the first inputs of the AND block, frequency divider entered by the counting input with the first output of the pulse generator, a comparison circuit and a second memory block are introduced, connected by address inputs to the first outputs of the first memory block, information inputs to the count outputs time control input with the second output of the pulse generator, and outputs with the installation inputs of the counter-time and with the first inputs of the comparison circuit connected by the second inputs to the second outputs of the first memory block, output to the second inputs of the And block and to the input resetting the time counter connected by a counting input to an output of a frequency divider connected by set inputs to the third outputs of the first memory block. Figure 1 is a diagram of the device; figure 2 - the structure of the command word. The device contains a pulse generator 1, a frequency divider 2, a command counter 3, a first memory block 4, a decoder 5, a second memory block b, a comparison circuit 7, a time counter 8, an AND 9 element block, current keys 10, a control object 11. The command word (FIG. 2) has three information fields: - field 12, which contains the code of the number of selected time samples (in this example, six bits); - field 13, which contains the code of the address of the corresponding output to the control object and the address of the cell in block 6 (in the example, eight bits); - field 14, which contains the code for the required amount of time lag (in the example, eight bits of data). Counter 3 of the commands is a binary counter, for the example given it should be eight-bit, and can be implemented on two serially-connected integrated circuits K155IE5. The first memory block 4 is designed as a reprogrammable read-only memory operating only in the read mode of the information recorded in it. The maximum number of programmable time intervals in this example is two hundred and fifty sixth and the size of the command memory block 4 is two hundred Fifty-six binary words of twenty-two information bits each. Unit 4 can be implemented on three integrated circuits K573RF1 connected in parallel along the address inputs. Frequency divider 2 is made in the form of a binary counter with presetting of the division factor and is implemented in the example under consideration on one integrated microcircuit K15IE8. The second memory block is an operative memory block that has both a write mode and a read mode. Block b of the (operational) memory has, for this example, a volume of two hundred and fifty six words of eight bits each and can be performed on eight integrated circuits KR188RU2 connected in parallel to the address inputs. Counter 8 is a binary counter with presetting of the start of counting and has a counting input and a setup input to zero. For this example, counter 8 can be logged as an eight-bit binary counter with a preset on two serially connected integrated circuits K15IE7. The number of elements AND 9 depends on the number of control channels and in this program is two hundred and fifty six. The number of current switches 10 also is two hundred and fifty and six, and they can be performed on one hundred twenty-eight integrated circuits K155LP7. The device works as follows. The counter of 3 commands, in accordance with the pulses received from the pulse generator 1, arriving at its counting input sets the address of the next command to the address inputs of block 4 of the command memory. The content of block 4 stored at this address is set simultaneously at the first, second and third information outputs, the number of which is determined by fields 12-14, respectively. Thus, at the inputs of the pre-installation of the splitter frequency 2, the code of the time programmed by the program is set. Divider 2 frequency generates counting pulses at given intervals of time using this code. The first information outputs of block 4 establish, in this example, an eight-bit address code, which with the help of decoder 5, block of elements. AND 9 and current keys 10 determine the moment of turning on the desired channel of control object 11. The same address code goes to the address inputs of block 6 and selects the eight-bit word corresponding to this code. This word is a binary number that determines the number of pulses generated by frequency divider 2 on a given control channel. This code is set at the outputs of memory block 6 and is fed to the first inputs of the comparison circuit 7. The second inputs of the comparison circuit 7 are transmitted to the second information outputs of the memory 4 and an eight-bit code of the required on-time delay value for the specified control channel. If these two codes do not match, the comparison circuit does not prohibit the passage of the counting pulse to the input of counter 8. In this case, the contents of counter 8 are incremented by one and written to the same block at the same address from the information inputs of unit 6. In case of coincidence of codes at the first and second inputs of the comparison circuit 7, i.e. when the specified time interval is reached, the comparison circuit 7 issues a command to set the counter 8 to zero and the resolution to the second inputs of the AND 9 block, which leads to the activation of the specified channel of the control object 11. In this case, at the address specified in the command in block 6, zeros are written in all bits corresponding to the address of the word, indicating that the specified channel of the control object is turned on and the time delay ends. Regardless of the result of the comparison in the diagram 7, the counter 3 of the commands proceeds to the next command by the next pulse of the generator 1 and thus sequentially goes through all the control channels. After the last overflow command has been executed, counter 3 switches over again.

к адресу первой команды и весь цикл работы повтор етс , подключа заданные сигналы управлени через заданные интервалы времени.to the address of the first command and the entire cycle of operation is repeated, connecting the specified control signals at specified intervals of time.

Таким образом, можно управл ть более сложным объектом, одновременно. и по многим каналам вьвдавать команды с задержкой.In this way, it is possible to control a more complex object at the same time. and through many channels to issue commands with a delay.

Предлагаемое устройство может быт использовано на любых станках и других установках, где по техническому циклу управлени работой требуетс осуществл ть различные временные задержки вьдачи или сн ти сигналрв и команд.The proposed device can be used on any machines and other installations where, according to the technical cycle of operation control, it is required to perform various time delays in either issuing or removing signals and commands.

Введение в устройство второго блока (оперативной) пам ти и схемы сравнени позвол ет существенно расширить функции временного устройства , так как при этом команды подаютс одновременно на много каналов управлени , что очень важно, когда объект управлени сложный, а врем выдачи команд ограничено. Кроме того существенно упрощаетс схема устройства и повышаетс надежность. Introduction to the device of the second block (operative) memory and the comparison circuit significantly expands the functions of the temporary device, since this command is sent simultaneously to many control channels, which is very important when the control object is complex and the time for issuing commands is limited. In addition, the design of the device is greatly simplified and the reliability is increased.

По сравнению с блоком релейной автоматики с электромагнитными задержками на включение и на отключение серийДах расточных .станков модели 2Аб22Ф2-1 предлагаемое устройство позвол ет измен ть величины задержек в ширсж.их пределах и без внесени изменений в схему (без перепаек).Это позвол ет сократить сроки отладки станков и обеспечивает удобство обслуживани , так как дл внесени изменений не требуетс дополнительный монтаж.Compared with a relay automation unit with electromagnetic delays in switching on and off a series of boring machines of the model 2Ab22F2-1, the proposed device allows changing the values of delays in the width of their limits and without making changes to the circuit (without overlapping). machine debugging dates and provides ease of maintenance, since no additional installation is required to make changes.

Claims

1. USSR author's certificate number 826277, cl. G 05 B 19/18, 1979.

2. Authors certificate of the USSR 647655, cl. G 05 B 19/18, 1976 (prototype).