Изобретение относитс к запоминающе устройствам. Известны динамические запоминающие устройства на попупровопникоаь1Х прибоpax М Vfaj. Одно из известных устройств соде{)Ж1ГГ двоичные запоминшощие элементы расположенные в строках и столбцах матрицы, мультиплексоры, усилители записи-чте™« 111 Недостатком этого устройства, выцол ненного в виде больших интегральных схем (БИС), вл етс больщое кол чест во обращений к устройству прн его диагностической проверке. Наиболее близким по технической с ности к предложенному устройству вл$ьетс динамическое запоминающее устройство на полупроводниковых 11риборах, содержащее матр иу запоминающих элементов , соединенную с усилител ми запвсв- чтени и ключами, элементы НЕ, подключенные к дешифретору столбцов и дешифратору строк, соединенному с ключами, блок выбора кристалла, подключенный к одному из входов дешифратора столбцов, усилители входного еигнапа и сигнала зап1к:и, соеднненвые с усилител ми записи-чтени и ключами, усилитель тестового свгйала и угфавл ющие шинь 2 . Недостатком аггого оперативного з поминающего устройства (ОЗУ) вл етс слаба приспособленность его дл проведени технического диагностировани . Если прн диагностировании;ОЗУ ш пользовать толыео esro внешние выводы, то дл достихсени требуемой достоверности результатов конггрол необходимо за один цикл коэтрол сформировать )ш одного такотч кристалла несколько миллионов кодов. Вследствие этого длительность, данной технологической операции становитс недайуствмо большой, что существенно снижает быстродействие устройс.. ва (с учетом времени, необходимого дл )аиагностики). Цепь изобретени - повышение быстродействи устройства за счет сокршце ни времени диагностировани . Это достигаетс тем, что устройство содержит элементы ИЛИ-НЕ и И-НЕ и дополнительные элементы НЕ, причем выходы усилителей записи-чтени соедиHBEbi с одними из входов первых элементов И-НЕ и ИЛИ-НЕ, другие входы.которых соединены с 66тветствённо;с одн6й из управл ющих шин, первым входом второго элемента И-НЕ и через первый до- . полнительный элемент НЕ с вьГх6д6м второго элемента И-НЕ, выходы первых элементов И-НЕ и ИЛИ-НЕ через второй дополнительный элемент НЕ и непосредст .венно подключены к входам второго элемента ИЛИ-НЕ, выход которого соединен с выходом устройства, второй вход второг эйемевгга И-НЕ соединен с выходом ус илител тестового сигнала. При этом дешифратор столбцов целесообразно выполнить таким образом, чтобы он содержал три группы элементов ИЛИ-Н причем входы элементов ЙЛИ-НЕ первой группы и одни из входов элементов ИЛИ-Н Ё горой и третьей групп подключены к вхо дам дешифратора столбцов, другие входы элементов ИЛИ-НЕ второй и третьей групп подключены соответственно к выходам эле ментов ЙЛИ-НЕ первой и второй грушт а. выхода элементов ИЛИ-НЕ третьей группы соединеж с выходами дешифратора столбцов . . На чертеже изображена функциональна cisJeMa динамического ОЗУ, выполненного в виде БИС емкостью, например, 1024 бит. Устройство содержит матрицу 1 запок инающих элементов,; состо вдуто, например из восьми одинаковых функциональных блоков , элементы НЕ 2, дешифраторов строк ключи 4, элементы НЕ 5, блок 6 выбора кристаллов, три группы элементов ИЛИ-НЕ 7-9, образующие дешифратор 10 столбцов, усилитель 11 входного сигнала, усилитель 12 сигнала записи, усилители 13 записичтени , первый элемент.И-НЕ 14, первый элемент ИЛЙ-НЕ 15, первый дополнительный элемент НЕ. 16 второй элемент ИЛИНЕ 17, второй элемент И-НЕ 18, второй дополните льны и элемент НЕ 19, усилитель 20 тестового сигнала. Выхода усилителей 13 соединены с одними из входов элементов Й-НЕ 14 и. ЙЛИ-НЕ 15, другие входы которых соединены б рответственно с однойИЗ управл ющих шин 21, первым входом элемента И-НЕ ;18 и через элемент НЕ 16 с выходом элемента И-НЕ 18. Выходы элементов И-НЕ 14 и ИЛИ-НЕ 15 чере.з элемент НЕ 19 и непосредственно подключены ко входам элемента ИЛИ-НЕ 17, выход которого соединен с выходом устройства, ьторой вход элемента И-НЕ 18 соединен с выходом усилител 20. Дешифратор 10 столбцов содержит три группы элементов ИЛИ-НЕ 7-9. Входы эпёме1ггов ИЛИ-НЕ 7 и одни из входов элементов ИЛИ-НЕ 8 и 9 подключены к входам дешифратора 10, другие входы элементов ИЛИ-НЕ 8 и 9 подклйчены соответственно к выходам элементов ИЛИ-НЕ 7 и 8, а выходы элементов ИЛИ-НЕ 9 соединены с выходами дешифратора 10 столбцов. Выходы 32 усилителей 13 записичтени объединены в 8 групп с помощью монтажных элементов ИЛИ по 4 выхода в каждой группе (на чертеже не пока .зано). Групповые выходы соединены с 8 входами элемента И-НЕ 14 и ИЛИ-НЕ 15. На 9-й вход элемента И-НЕ 14 подаетс эталонный тест, а на 9-й вход элемента ИЛИ-НЕ 15 поступает сигнал совпадени признака Тест ОЗУ , и еди1ШЧНОГО значени эталонного теста. Таким образом, при отсутствии сигнала Тест ОЗУ записываема (или считываема ) информаци по витс топ.ько на выходе одного из 32 усилителей записи-чтени и на выходе ОЗУ. При подаче сигнала Тест ОЗУ считывание (запись) информации происходит одновременно по одному и тому же адресу в каждом функциональном блоке матриць ОЗУ. . , f Таким образом, при исправном ОЗУ зна«1ени выходных сигналов. . всех групповых выходов должны .совпадать собой и быть р.авными значению ..сигнала на шине 21. Только в этом случае на выходе ОЗУ сигнал отказа отсутствует. Ь , противном случае на выходе ОЗУ по витс сигнал отказа. Провер ющий тест при этом строитс только дл .одного функционального блока матрицы ОЗУ, т.е. вл етс значительно более коротким, чем в известном устройстве. 2l . Наличие шиньг 21 позвол ет повьюить достоверность результатов диагностировани ОЗУ и в ервую очередь его электронного обрамлени . Дл реконфигурации О 35 в режи- . ме тестового диагностировани на 8 функциональных блоков происходит соответсТвзлсйца перестройка дешифратора Ю. Число фушсциональных частей К, на которое расчлен етс матрица ОЗУ, оп