SU736096A1 - Устройство дл вычислени корн к-ой степени - Google Patents

Description

Изобретение относитс  к области цифровой вычислительной техники и может найти применение в вычислительных системах и специалиэирован ных вычислительных машинах. Известно устройство дл  извлече ни  квадратного корн , содержащее суммирующий блок, блок умножени  и блок сравнени  1. Недостатком данного устройства  вл етс  невозм ность извлечени  корн  К-й степен из промежуточных степеней аргумент Наиболее близким техническим решением к предлагаемому  вл етс  устройство дл  вычислени  корн  Кстепени , содержащее К регистров, К сумматоров-вычитателей, первые входы которых соединены с выходами младших разр дов соответствующих регистров, блок сравнени  и блок управлени , вход которого соединен с первым выходом блока сравнени , выходы соединены с управл ющими входами регистров 2.Недостатком известного устройст  вл етс  невозможность вычислени  корн  К-й степени из промежуточных степеней аргумента и относительно невысока  скорость работы. Цель изобретени  - расширение класса решаемых задач путем вычислени  корн  К-й степени из .аргумента, его квадрата, куба и т.д. до К-1 степени, а также повышение быстродействи  за счет исключени  зависимости времени вычислени  от величины показател  степени. Это достигаетс  тем, что предлагаемое устройство содержит (К-1) блоков умножени , (К+1)-ый сумматор-вычитателЬ , 1-тый (1 1-К-1) вход которого соединен с выходом i-ro блока умножени , вход реверсирова-. ни  соединен со вторым выходом блока сравнени  и входами реверсировани  остальных сумматоров-вычитателей, а выход соединен со входом вычитани  первого сумматора-вычитател  и блок пам ти, вход которого соединен с выходом блока управлени , а выходы - со входами ввода коэффициентов всехcyMiviaTopOB-вычитателей , кроме перво- го, вход i-ro (i l-K-l) блока умножени  соединен с информационным выходом (i+l)-ro регистра, j-тый (j 2-K-i) выход, i-ro блока умножени  соединен с (i+l)-M входом ( i+j+l)-oro сумматора-вычитател , второй вход i-ro (i l-K-l) блока умножени  соединен с i-ым выходом блока управлени , информационный выход первого региспра соединен со входом блока сравнени . На чертеже представлена блок-охема устройстЬа дл  вычислени  корн К-ой степени. Устройство содержит .сумматорывычитатели 1 , где , . , ., (K-t-1) регистры , где блоки 3 умножени , где (К-1), блок 4 q aBнени , блок 5 пам ти и блок 6 управлени . Выходы сумматоров-вычитателей 1 соответственно соединены с входами регистров 2, где . Выкоды Младших разр дов этих регистров соответственно соединены с первыми входами сумматоров-вычитателей 1- , где , информационный выход первого регистра 2 соединен со входом блока 4 сравнени , первый выход которого соединен со входом блока 6 управлени , а второй выход которого соединен с управл ющими входами сумматоров-вычитателей 1,-1ц , информационный выход регистра 2 соединен с первым входом блока 3 умножени , первый - (К-2)-й выходы которого соответственно соединены со вторыми входами третьего - К-го Сумматоров-вычитателей l-j,-l .Информационный выход третьего регистра 2 соединен с первым входом второго блока 3 2. умножени ; первый - (К-3)выходы которого соответственно соединены с третьими входами четвертого .- К-го сумматоров-вычитателей. Второй выход 1-го регистра соеди нен с первым входом (1-1)-го блока умножени , первый - {К-1)-й вы ходы - которого соответственно соедин ны с i-f«i входами (1+1)-го - К-го сумматоров-вычитателей 1-,-ц -IKПоследние выходы 1-го - (К-2)-го блоков и выход (К-1)-го бло 3 к-- умножени  соединены соответственно с 1-м - (К-1)-м входами (К+1)-го сумматора-вычитател  li,;4-iНа последние входы второго - (К+1)сумматоров-вычитателей соот вет ст вен подсоединены первый - К-й выходы блока 5 пам ти. Выход сумматора-вычитател  1ц, подсоединен на второй вход сумматора-вычитател  1. Выход блока 6 управлени  соединены со вторыми входами всех регистров и блоков сдвига и входом блока 5 пам  Входом устройства  вл етс  вход первого регистра 2 . Выходами устройства  вл ютс : дл  корн  К-й сте пени из аргумента - выход второго регистра 2, дл  корн  К-й степени из квадрата аргумента - выход треть го регистра 2, дл  корн  К-й степе ни из куба аргумента выход четвер того регистра 2д, дл  корн  К-й сте пени из четвертой степени аргумента выход п того регистра 2д, дл  корн  -й степени из п той степени аргумена - выход шестого регистра 2 и .д., дл  корн  К-й степени иэ 1-ой тепени аргумента - выход i-ro регистра . Сумматоры-вычитатели 12  вл тс  двухвходовой одноразр дной комбинационной схемой. Остальные суммаоры-вычитатели Ij- IK-H  вл ютс  ноговходовой одноразр дной комбинаионной схемой. Число входов сумматоров-вычитателей 1,-1ц равно их пор дковому номеру. Число входов сумматора-вычитател  1(441 равно величине К. Регистры 2 сдвиговые,первый выход которых  вл етс  выходом  чейки младшего разр да, а информационным выходом  вл ютс  выходы  чеек всех разр дов. Блоки 3  вл ютс  устройствами умножени  на посто нные коэффициенты содержимого соответствующих регистров. Блоки могут быть выполнены, например, на сдвигающих регистрах и одноразр дных сумматорах , либо на матричных схемах. Блок 4 сравнени  представл ет из себ  цифровую схему сравнени  содержимого первого регистра 2 с логическим нулем и триггер дл  запоминани  знака этого содержимого Первым выходом блока 4  вл етс  выход триггера через элемент И, вторым выходом - выход схемы сравнени  кодов Блок 5 пам ти  вл етс  односторонним запоминающим устройством, в котором по одному адресу записаны К констант вида 2 , где ,1,..., К; , 1,..,,К номер итерации, которые считываютс  поразр дно каждым тактовым импульсом. Блок б управлени  содержит , например, генератор тактовых (сдвигающих) импульсов, распределитель , счетчик и логические схемы . В основу вычислени  корней К-й степени положен принцип одновременного решени  в итерационном процессе системы разностных рекуррентных соотношений: ,.-..--.-A: ,vr, fl-Sig-ny-H P j Oj.. . J Н1фа7; 0 ,. к «M 2... 1 .iK(K-l(K-2).-.(K-l41}.,K-Li 1 , K-1 4K,-l)j ... +(q,.-,-.,j2 -...ЦЛ .2 -V (сц -2- -, V-Oi5.j,-,,--5..q,.KX -:2-. % xf 2-2J. Щ. ,,-ii mfcliC |M :ltl) ,-321) ((v,. , и.ч|;,.2-2%2-Ч Un,-7 -Vrr где m число разр дов в регистрах 2 - 2к.. Все соотношени  обладают групповыми свойствами, т.е. завис т доуг от друга. Вычислени  указанных корней К-й степени в предложенном устройстве осуществл ютс  следующим образом . Первоначально в первый сдвигающий регистр 2 заЕ оситс  значение заданного аргумента X, а второй - К-й регистры 22-2( устанавливаютс  в нулевые состо ни . В любой j-ой итерации с выходов блока 6 управлени  выдаетс  сери  (последовательность) тактовых импульсов , при помощи которых в .блока 3- умножени  сдвигаютс  и ум;ножаютс  (путем сложени  сдвинутыхзначений ) на посто нные коэффициент текущие содержани  регистров 22 2ц Полученные величины, совместно с содержимым этих регистров и константами из блока 5 пам ти продвигаютс  на входы сумматйров-вычитателей 1 совместно только с ;константами из блока 5 пам ти на входы сумматора-вычитател  1 . С выхода последнего результаты алгебраического суммировани  подаютс  на вход вычитани  сумматора-вычитател  1., . С выходов сумматоров-вычитателей l, полученные результаты записываютс  младшими разр дам вперед в освобождающиес  при сдвиге старшие разр ды регистров продвигаютс  к их началу. После выполнени  m тактов, в последних содержатс  результаты данной итерации По знаку содержимого первого регист 2 в блоке 4 сравнени  определ етс  очередна  цифра дл  следующей J+1 итерации. Со второго выхода бло ка 4 сравнени  выдаетс  сигнал qj, определ ющий сложение (при ) и вычитание (при qj -1) соответству гдах величин с блоков 3 Зк-( умножени  и констант с блока 5 пам ти в сумматорах-вычитател х IK+-I Ког да содержимое первого регистра 2., равно нулю (в пределах разр дной сетки) с первого выхода блока 4 сра нени  выдаетс  сигнал останова в блок 6 управлени , который перестает выдавать тактовые иЛ1пульсы на следующей итерации, так как процесс вычислени  закончен. Процесс вычислени  удобно по сни приравн в значение К конкретной вел чине, например . этом случае алгоритм вычислени  корн  шестой степени, реализуемый в данном устройстве , описываетс  системой разностных рекуррентных соотношений: о- 2,-(c 4 6-2-4Uj.i..v/.5o-2- V.-i5-2 t-Cl..t.b-242), г --| H, j-0,1,2,...,nt;Zm- Oi V-° tj+r-b.,j-5--2 -vcj,,jU,j-10-2 4VW.-l0. tcv,,V.5...2:, --0, Vj --Vf Ч - 4-2- Цб-2-2:).с.лх/ 4. , 3. Nyj,.j32 ., OJ , гЛ . П -Jv, ,..2-(, V-O ur- rHr m- Первое соотношение реализуетс  в регистре 2 и сумматорах-вычитател х -(   1,;. Второе соотношение реали- . зуетс  в регистре 2{ и сумматоревычитателе 1. Третье соотношение реализуетс  в регистре 2 и сумматоре-вычитателе 1 . 1етвертое соотношение реализуетс  в регистре 2л и сумматоре-вычитателе 1., П тое соотношение реализуетс  в регистре 2-,, и сумматоре-вычитателе Ij. Шестое соотношение реализуетс  в регистре . и сумматоре-вычитателе l.. Логическое условие q:.sign Z: и проверка равенства нулю содержани  регистра 2 реализуютс  в блоке сравнени . На первой итерации с первого выхода блока 4 выдаетс  сигнал q +1 (так как содержимое первого регистра 2, т.е. заданный аргумент X , больше нул ), который определ ет выполнение сложени  по вторым входам сумматоров-вычитателей Ig,, 1. и 1, по третьим входам сумматоров-вычитателей 1, и 1). по четвертым входам сумматоров-вычитателей 1 и Ij, по п тым входам сумматоров-вычитателей 1 и 1ц.по шестому входу сумматора-вычитател  I, . При отриательном значении содержимого первого регистра 2 на любой итерации со второго выхода блока 4 выдаетс  сигнал -1, который определ ет выполнение вычитани  по указанным входам . сумматоров-вычитателей

in - . Ha первой итерации с выходом блоков 3.(-35 выдаютс  нулевые значени . В любой j-й итерации с регистра 2i выдаетс  значение У, на блок 3-( , с первого выхода которого на второй вход сумматора-вычит тател . выдаётс  значение Yj 2-2 со второго выхода на второй вход сумматора-вычитател  1. - значение

3-2 ,с третьего выхода на вторОй вход сумматора-вычитател  1 -

значение Yj-4-2 3,c четвертого выхода на второй вход сумматора вычитател  .li - значение У.--5-2 3 и с п того выхода на первый вход сумматОра-вычитател  1)4.и значение -С регистра 2 т, выдаетс 

значение U.- на блок 3, с первого выхода которого на третий вход сумматора-вычитател  1 выдаетс  значение и.)3.2, со второго выхода на третий вход сумматора-вычитател  1 - значение Ш третьего выхода на третий вход сумматора-зы . читател  значение U,. 10-2 3 и с четвертого выхода на второй вход сумматора-вычитат ел   1 . - значание U-j-15-2- :-С регистра 2 выдаетс  значение , W; на блок 3, с первого выхода которого на четвертый вход сумматора-вычитател  1 выдаетс  значение Wj 42 ; со второго входа на четвертый вход сумматора-рычит ахел 1 - значение Wj-102, с третьего выхода на .третий вход сумматора-вцчитател  1x4 значение W. 20-2 J.C регистра 2 выдаётс  значение V,) на блок Зд, с первого вы- . хода которого на п тый вход сумматора-вычитател  1 выдаетс  значение V-5-2 и со второго выхода на четвертый вход сумматора-вычитател  11,. - значение V.- 15-2 . С регистр 2 выдаетс  значение на вход блока с выхода которого на п ты вход сумматора-вычитателй IK-I-- выдаетс  значение t,.- б -2.С первого выхода 7 блока 5 пам ти на второй вход .сумматора-вычитател  1 выдаетс  константа 2 , со второго выхода 8 на третий вход сумматора-.вычитател  13 выдаетс  константа ,с третье выхода. 9 на четвертый вход сумматора-вычит .ател  l выдаетс  констгшта / с четвертого выхода 10 на п ты вход сумматора-вычитател  1 выдаетс  константа 2, с п того выхода на шестой вход сумматора-вычитател  выдаетс  константа 2 и с шест го выхода на шестой вход сумматоравычитател  li/xH выдаетс  конст 1нта 2-6э.

После выполнени  каждой итерации .на блок 4 сравнени  с регистра 2 подаетс  его очередное содержимое Zj, которое сравниваетс  с нулем. Пр нулевом значении Zj блок 4 останавливает процесс вычислени . Дл  болыли

ства значений

/мента номер итера .::тан а вливаетс  проции , на котоп цесс вычисл меньше величины т.

Максимальное арем  вычислени  одновременно всех указанных корней в тактах равно Т т.

Врем  вычислени  даже одного результата значительно меньше времени вычислени  в известных устройствах, причем использование асинхронного режима (прерывание процесса вычислени  при равенстве нулю содержимого регистра 2.) дополнительно сокращает врем  вычислени . По сравнению с известным устройством дл  вычислени  корн  К-й степени (2) данное устройство позвол ет одновременно вычисл ть, кроме корн  К-й степени из аргумента, корни К-й степен из аргумента в степени Р, где Р 2, 3, 4,.,., (К-1). Кроме того, быстродействие данного устройства в (К-1) раз выше.

Параллельно-последовательна  структура данного устройства обладае простотой схемных решений из стандарных цифровых элементов и может быть легко изготовлена в виде одной БИС, обладает минимальными аппаратурными затратами дл  работы в реальном масштабе времени.

Данное устройство может быть использовано в качестве специализированного вычислительного блока (спепроцессора ) в управл ющих или вычислитель -ых системах, в вычислительных машинах дл  научных расчетов в настольных вычислени х и т.д.

Claims (1)

1. Формула изобретени 

   Ус1ройство дл  вычислени  корн  К-й степени, содержащее К регистров, К сумматоров-вычитателей, первые входы которых соединены с выходами младших разр дов соответствующих регистров, а выходы - со входами соответствующих регистров, блок сравнени  и блок управлени , вход которого соединен с первым выходом блока сравнени , а выходы соединены с упрал ющими входами регистров, отличающее С  тем, что, с целью расширени  класса решаемых задач путем вычислени  корн  К-й степени из промежуточных степеней аргумента и повышени  быстродействи , оно содержит (К-1) блоков умножени , (К+1)-ый сумматор-вычитатель, 1-тый (i I-- К-1) вход которого соединен с выходом i-ro блока умножени , вход реверсировани  соединен со вторым выходом блока сравнени  и входами реверсировани  остальных сумматоров-вычитателей , а выход соединен со входом вычитани  первого сумматоравычитател  и блок пам ти, вход которого соединен с выходом блока упр