SU734767A1 - Управл емый генератор случайных событий - Google Patents

Управл емый генератор случайных событий Download PDF

Info

Publication number
SU734767A1
SU734767A1 SU772556183A SU2556183A SU734767A1 SU 734767 A1 SU734767 A1 SU 734767A1 SU 772556183 A SU772556183 A SU 772556183A SU 2556183 A SU2556183 A SU 2556183A SU 734767 A1 SU734767 A1 SU 734767A1
Authority
SU
USSR - Soviet Union
Prior art keywords
numbers
random event
event generator
block
output
Prior art date
Application number
SU772556183A
Other languages
English (en)
Inventor
Виталий Саввич Гладкий
Людмила Борисовна Овсянникова
Original Assignee
Московский Ордена Трудового Красного Знамени Институт Нефтехимической И Газовой Промышленности Им.И.М. Губкина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Ордена Трудового Красного Знамени Институт Нефтехимической И Газовой Промышленности Им.И.М. Губкина filed Critical Московский Ордена Трудового Красного Знамени Институт Нефтехимической И Газовой Промышленности Им.И.М. Губкина
Priority to SU772556183A priority Critical patent/SU734767A1/ru
Application granted granted Critical
Publication of SU734767A1 publication Critical patent/SU734767A1/ru

Links

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

которого соединены с первыми входами блока 2 пам ти, управл емого веро тностного (1 ,п) полюснкка 3 и блока 4 пересчета, второй вход которого объединен со вторым входом блока .2 ,1 ти и подключен к выходу )ПрвБЛЯсмого веро тностного (1 ,п) -(юлюсанка 3, второй вход которого подключен к выходу блока 2 пам ти.
Блок управлени  содержит генератор 5 тнктовых нг-.гаульсов, зенти„чь 6, триггер 7, управл емый счетчик 8 импульсов с коэффициентом 3 пересчета, дешифратор 9.
Блок 1C пам ти содерЖ1-п зектнли, элементы S 1 , элементы 12 ИЛИ.
Элементна  база блока пам ти может бь;ть любой (i;a ферритах., потенпиальных элементах и до). ОсобепЕ:остью блока пам ти  вл етс  )кность СПггывани  по одному адресу-комар.де группы чисел в параллельном коде без разреше} и . Специализаци  блока пам ти состоит в следующем. Пам ть имеет 1(К - MnCJio точек дискретной сруикцин распределени ) адресов. Каждый ад|)ес содер 5«1т дгюичное число небольшой разр дпосггк пор дка 20-25, что. соответствует точности задани  исходных данных.- Все адреса разбиты на К групп, каждую группу замен ет главное число rpyiinbi. Все адреса могут считыватьс  по двум независимым .1ам. При возбуждении по первому каналу одновременно s параллельном ко.де счигы заетс  первый  рус чисел, состо щий из Vг (главных) чисел. Например, если , то |ри возбуж.девпи iO первому каналу однозремеиио считываютс  главные числа. наход п;иес  в  чейках с номером 32, 64, 96. 128, 160, 191 и т.д. вплоть до 1024 20. Возбуждение по второму каналу несет информацию о номере группы, в том случае считываютс  одновременно (также без. разруп1ени ) в параллельном коде без чр.сла данпой грутпы. Таким образом, при возбуждении по первому и второму каналам вс кий раз ечидываетс  одно и то же количество чисел VK n, которые образуют группы узловых точек дискретной функидш распределени . Оба раза указанные группы чисел поступают в управл емый веро тностный (1,п)-полюспик.
Блок пересчета предназначен .дл  вычислени  номера состо ни  генератора случайных событий и дл  вычислени  значени  случайного числа, если генератор случайных событий работает в режиме датчика случайных чисел.
Блок пересчета содержит дешифратор 13, счетчик-делитель 14 па три, регистры 15, 16 пам ти, вентили 7, умножители 18. элементы 19 задержки, регистр 20 пам ти, сумматоры 21, вычитатель 22.
Блок 4 работает следующим образом.
После первого срабатывани  (1,п)-полюсника 3, номер его еоето ни  j i, через вентиль 17 поступает в умножитель, куда одновременно подаетс  значение Ai. После
ИХ перемножени  результат заноситс  в сумматор 21. После второго срабатывани  (1,п)-полюсника 3 процедура повтор етс  теперь только с числами j и А г- После 2-х тактов процесс накоплени  суммы в сумматоре 21 заканчиваетс  и на 3-ий такт результат , указывающий на номер состо ни  устройства в виде двоичного кода, сичтываетс  через вентили 17 на основной выход «е. Втора  часть схемы работает следующим образом. Номер состо ни  устройства J, снимаемый с выхода «е, поступает в умножитель 18, где P(j) перемножаетс  с ДХ (интервал разбиени  функции распределител ) и результат складываетс  с Хо (Хо Рх.о- начальное значение случайного числа ) в сумматоре 21 и поступает на выход «ж. Элементы задержки необходимы дл  разв зки работы схемы во времени.
В качестве примера рассмотрим работу генератора, когда дискретна  функци  распределени  имеет 16 узловых точек (фиг. 3). По входу «а заданна  функци  расцределени  записываетс  в блок 2 пам ти. По .входу «а в блок 4 записываютс  Д i 4 и Д г, Первый тактовый импульс из блока 1 управлени  возбуждает датчик случайных равномерно-распределенных чисел (1,п)-полюсника 3, второй считывает главные числа, наход щиес  в  чейках 4, 8, 12, блока 2. Эти числа поступают в управл емый веро тностный (1,п)-полюсник, в котором разыгрываетс  исход случайного событи , заданного дискретным распределением, определ емым содержимым в  чейках 4, 8, 12, 16. На основе сравнени  случайного равномерно-распределенного числа с содержимым  чеек с номерами 4, 8, 12, 16 в (1,п)-полюснике 3, на его выходе по вл етс  сигнал , тогда вторым импульсом блока управлени  считываетс  3 группы чисел из  чеек 9, 10, 11, 12, которые поступают в (1,п)-полюсник 3. Предположим, что после срабатывани  (1,п)-полюсника 3 на его выходе по вилс  сигнал J2 4. Это значит, что на выходе «е блока 4 пересчета, по витс  сигнал j 4(3-1)-f 4 12. Введение новых блоков - блока управлени , специализированного блока пам ти и блока пересчета выгодно отличают предлагаемое устройство от известного, существенно упроща  его.
Дл  реализации случайного исхода, заданного дискретной функцией распределени  с числом узловых точек К 1024 с помощью известного генератора потребовалось бы 1024 схемы параллельного сравнени  чисел , 1024 триггеров, 1024 схемы совпадени , 1024 выходных устройств, т.е. устройство дл  такого распределени  сложно и громоздко . Поставленную задачу с помощью предлагаемого генератора можно рещить, име  32 ( 1024 32) схемы сравнени  чисел, 32 триггера, 32 схемы совпадени , 32 выходных устройства и дополнительное оборудование блоков 1 и 4, которые просты в реализации и требуют дополнительного оборудовани  в небольшом количестве.

Claims (2)

1.Авторское свидетельство СССР № 227402, кл. Н 03 К 3/82, 1966.
2.Авторское свидетельство СССР
№ 213424, кл. G 06 F 1/02, 1976 (прототип).
fvj
SU772556183A 1977-12-15 1977-12-15 Управл емый генератор случайных событий SU734767A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772556183A SU734767A1 (ru) 1977-12-15 1977-12-15 Управл емый генератор случайных событий

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772556183A SU734767A1 (ru) 1977-12-15 1977-12-15 Управл емый генератор случайных событий

Publications (1)

Publication Number Publication Date
SU734767A1 true SU734767A1 (ru) 1980-05-15

Family

ID=20738526

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772556183A SU734767A1 (ru) 1977-12-15 1977-12-15 Управл емый генератор случайных событий

Country Status (1)

Country Link
SU (1) SU734767A1 (ru)

Similar Documents

Publication Publication Date Title
SU734767A1 (ru) Управл емый генератор случайных событий
SU1599870A1 (ru) Устройство дл определени периода контрол технических систем
SU857978A1 (ru) Имитатор многомерных случайных величин
SU651489A1 (ru) Устройство дл выбора информационных каналов
SU976441A1 (ru) Генератор нестационарных потоков случайных импульсов
SU993263A1 (ru) Устройство дл выделени последнего значащего разр да из последовательного кода
SU940165A1 (ru) Устройство дл функционального преобразовани упор доченного массива чисел
RU2012037C1 (ru) Процессор для реализации операций над элементами нечетких множеств
SU1265975A1 (ru) Устройство дл формировани временных интервалов
SU1275427A1 (ru) Устройство дл вычислени минимального покрыти
SU1144109A1 (ru) Устройство дл опроса информационных каналов
SU888130A1 (ru) Индексное устройство процессора быстрого преобразовани Фурье
RU2084954C1 (ru) Устройство для решения задачи о назначениях
RU1795471C (ru) Процессор быстрого преобразовани уолша-адамара
RU2042196C1 (ru) Устройство для моделирования цифровых схем
SU1037258A1 (ru) Устройство дл определени количества единиц в двоичном коде
SU690470A1 (ru) Веро тностный распределитель импульсов
SU951318A2 (ru) Имитатор дискретного канала св зи
SU1092487A1 (ru) Устройство дл ввода информации (его варианты)
SU1278877A1 (ru) Устройство дл моделировани графа
SU1444769A1 (ru) Многоканальное устройство дл распределени задачи процессорам
SU1410056A1 (ru) Устройство дл перебора перестановок
SU840902A1 (ru) Вычислительное устройство
SU1138807A1 (ru) Устройство дл исследовани графа
SU1335991A1 (ru) Генератор случайного процесса