SU734651A1 - Устройство дл сопр жени вычислительной машины с импульсными датчиками - Google Patents
Устройство дл сопр жени вычислительной машины с импульсными датчиками Download PDFInfo
- Publication number
- SU734651A1 SU734651A1 SU772546221A SU2546221A SU734651A1 SU 734651 A1 SU734651 A1 SU 734651A1 SU 772546221 A SU772546221 A SU 772546221A SU 2546221 A SU2546221 A SU 2546221A SU 734651 A1 SU734651 A1 SU 734651A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- block
- outputs
- message
- Prior art date
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
Блок анализа сообщений содержит узел дифференцировани входного сигнала, вход которого вл етс входом блока, а выход подключен ко входу элемента задержки первого сообщени , соединенного выходом через первый элемент И и формирователь первого сообщени с первым выходом блока, ко входу элемента задержки второго сообщени , соединенного выходом через второй элемент И и формирователь второго сообщени со вторым выходом блока, и через элемент ИЛИ ко входу счетчика, соединенного выходом со входом дешифратора, выходы которого подключены соответственно ко входам трех реле времени, первые выходы которых подключены к соответствующим выходам сброса счетчика, а вторые выходы - соответственно к управл ющим входам первого и второго элементов И и входу формировател сигнала недостоверности, соединенного выходом со вторым выходом блока.
На фиг. 1 представлена блок-схема устройства; на фиг. 2 - блок-схема блока анализа сообщений.
Устройство содержит блок 1 формировани сигналов датчиков, блок 2 кодировани , блок 3 анализа сообщений, блоки 4 согласовани входов, элементы 5 ИЛИ и выходные регистры 6.
Блок 3 анализа сообщений состоит из узла 7 дифференциировани входного сигнала , элемента 8 задержки первого сообщени , первого элемента 9 И, формировател 10 первого сообщени , элемента 11 задержки второго сообщени , второго элемента 12И, формировател 13 второго сообщени , элемента 14 ИЛИ, счетчика 15, дешифратора 16, первого, второго и третьего реле 17- 19 времени и формировател 20 сигнала недостоверности .
Блок 1 предназначен дл формировани стандартных длительностей выходных сигналов по сигналам на входах, поступающим от датчиков. Блок 2 служит дл преобразовани выходного сигнала блока 1 в параллельный код адреса датчика; блок 4 служит дл согласовани выходов блока 3 со входами элемента ИЛИ 5 и выходных регистров 6.
Узел 3 формирует положительные и отрицательные импульсы в моменты прохождени через него соответственно передних и задних фронтов входных сигналов.
Устройство работает следующим образом.
В момент свершени контролируемого событи срабатывает соответствующий датчик и на один из входов блока 1 подаетс импульс произвольной амплитуды и длительности . На его основе блок 1 формирует импульс строго заданной амплитуды и длительности , после чего выдает его на соответствующий вход блока 2. Здесь этот импульс преобразуетс в параллельный код сигнала (сообщени ), представл ющий собой адрес сработавщего датчика. С выхода блока 2 код сообщени по общему дл всех датчиков каналу св зи поступает на вход блока 3. Поскольку каждый из датчиков срабатывает в произвольные моменты времени,
за промежуток времени передачи отдельного сообщени возможно срабатывание нескольких датчиков. Импульсы с их выходов передаютс на соответствующие входы блока 2, который в этом случае формирует паралл ельный код, в общем случае не совпадающий ни с одним из требуемых. Блок 3 позвол ет вы вить эти ситуации и может работать в трех режимах.
Первый режим работы блока 3 имеет место, когда через блок передаетс код сообщени , сформированный на основе импульса одного сработавщего датчика. В этом случае передние и задние фронты импульсов параллельного кода совпадают во времени. Оценив это, блок 3 выдает сообщение на вход первого блока 4 и через него на входы
0 соответствующих элемента 5 ИЛИ и выходного регистра 6. Элемент 5 ИЛИ на основе поступившего параллельного кода сообщени формирует импульс, который сигнализирует вычислительной машине о записи очередного сообщени в выходной регистр 6. Получив такой сигнал, вычислительна машина осуществл ет перезапись содержимого выходного регистра 6 в свою оперативную пам ть и устанавливает в нуль триггеры этого регистра.
0 В правильно рассчитанном устройстве веро тность наложени сообщений нескольких датчиков представл ет собой малую величину, а поэтому первый режим вл етс главным режимом работы блока 3.
S Второй режим работы блока 3 возникает тогда, когда через него передаетс код сообщени , сформированный на основе двух перекрывающихс одиночных импульсов с датчиков. Блок 3 при этом путем дифферен- цировани передних и задних фронтов разр дных импульсов кода формирует параллельные коды первого и второго сообщени И выдает их на первый и второй блоки 4 согласовани . С выхода этих блоков каждое сообщение поступает на соответствующие
5 элементы 5 ИЛИ и выходные регистры 6. По командам с выходов элементов 5 ИЛИ вычислительна мащина переписывает в свою очередь пам ть последовательно первое и второе сообщени с каждого из выходных регистров 6.
Очень редко встречаетс режим работы блока 3, когда через него передаетс сообщение , сформированное из налагающихс во времени трех и более одиночн л. импульсов, J поступающих с датчиков. В /--JM режиме с помощью блока 3 уже не удаетс выделить каждое из требуемых сообщений. Упом нутым блоком выдаетс на свой первый выход параллельный код сообщени , соответствующий адресу первого из сработавших датчиков , а на второй - параллельный код сигнала о наложении нескольких сообщений при их передаче через устройство. Дальнейшее следование сообщений в вычислительную мащину описано при рассмотрении второго режима работы блока 3.
Работа блока 3 заключаетс в следующем .
В первом режиме, когда через блок передаетс только одно сообщение, на выходе узла 7 по вл ютс группы -положительных и отрицательных импульсов, соответствующих чпередним и задним фронтам входных сигналов. В элементах 8 и 1 задержки импульсы задерживаютс , а элемент 14 ИЛИ на их основе формирует одиночный импульс положительной пол рности при прохождении переднего фронта сообщени и отрицательной пол рности при передаче заднего фронта сообщени . С выходов элемента ИЛИ 14 эти импульсы поступают на входы счетчика 15, раздельно считающего число продифференцированных передних и задних фронтов проход щих сигналов. В первом режиме передача каждого сигнала св зана с по влением на выходе элемента 14 ИЛИ одного положительного и сдвинутого на врем , равное длительности сигнала отрицательного импульса. Уже после того, как счетчик 15 зафиксирует по вление положительного импульса , дещифратор 16 подаст напр жение на первое реле 17. С первого выхода этого реле будет подан разрещающий потенциал на управл ющий вход первого элемента 9 И, через который положительные импульсы пройдут на вход формировател 10. Здесь на их основе восстанавливаетс параллельный код передаваемого сообщени с требуемой амплитудой и длительностью, и выдаетс на первый выход блока. После этого первое реле 17 сбросит счетчик 15. При этом отрицательные импульсы через закрытые первый и второй элементы 9 и 12 И не проход т.
Во втором режиме работы блока 3 элемент 14 ИЛИ формирует два положительных и два отрицательных импульса или один положительный и два отрицательных импульса . В любом случае, после -поступлени первого положительного импульса на счетчик 15, дешифратор 16 подает напр жение на первое реле 17, которое обеспечит передачу на первый выход блока первого из передаваемых сообщений. Однако во втором режиме еще до этого момента времени счетчик 15 зафиксирует поступление еще одного положительного или двух отрицательных импульсов . Дешифратор 16 снимет управл ющее напр жение с первого реле 17 и подаст его на вход второго реле 18. Это не повли ет на передачу через блок первого из сообщений , но импульс сброса счетчика 15 на втором выходе первого реле 17 не по витс .
После включени второго реле 18, которое в требуемый момент времени подаст разрешающий потенциал на второй элемент 12И и обеспечит прохождение отрицательных импульсов на формирователь 13, эти импульсы обеспечивают выдачу на второй выход блока 3 второго из одновременно проход щих через этот блок сообщений.
В третьем режиме, когда через блок одновременно передаетс более двух -сообщений , элемент 14 ИЛИ формирует более двух положительных или отрицательных импульсов . После поступлени первого положительного импульса на вход счетчика 15 дешифратор 16 подает управл ющее напр жение на вход первого реле 17, что обеспечивает передачу через блок первого из поступивщих сообщений (аналогично передаче первого сообщени во втором режиме работы блока). До окончани этого процесса на счетчик 15 поступит второй положительный или отрицательный импульсы. Дещифратор 16 включит в работу второе реле 18, которое начнет подготовку блока к выдаче второго из проход щих через блок сообщений. Однако, еще до того, как это произойдет, на счетчик 15 подает третий положительный или отрицательный импульсы. Дешифратор 16, снима управл ющее напр жение, прекращает работу второго реле 18 и подает с третьего выхода напр жение на третье реле 19.
Через требуемое врем это реле выдает на свои выходы два одиночных импульса. Сначала импульс с первого выхода подаетс на формирователь 20, который на его основе формирует параллельный код, извещающий о наложении сообщений и передает его на второй выход блока. Импульс со второго выхода третьего реле 19 устанавливает в нуль счетчик 15.
Таким образом, устройство обеспечивает вы вление ситуаций положени входных сигналов датчиков (сообщений) и коррекцию этих сообщений в случа х наложени двух сигналов.
Claims (2)
1. Устройство дл сопр жени вычислительной машины с импульсными датчиками, содержашее блок формировани сигналов датчиков, группа входов которого вл етс группой входов устройства, а группа выходов подключена к соответствующим входам блока кодировани , первый блок согласовани входов, выходы которого подключены соответственно ко входу первого элемента ИЛИ, выход которого вл етс первым выходом устройства, и входу первого выходного регистра, выход и управл ющий вход которого вл ютс соответственно первым информационным и первым управл ющим входами устройства, отличающеес тем, что, с целью повышени достоверности работы устройства, в него введен блок анализа сообшений, второй блок согласовани
входов, второй элемент или и второй выходной регистр, причем выход блока кодировани подключен ко входу блока анализа сообщений, первый и второй выходы которого подключены соответственно ко входам первого и второго блоков согласовани входов , выходы которого подключены соответственно ко входу второго элемента ИЛИ, выход которого вл етс вторым выходом устройства, и входу второго выходного регистра , выход и управл ющий вход которого вл ютс соответственно вторым информационным и вторым управл ющим входами устройства .
2. Устройство по п. 1, отличающеес тем, что блок анализа сообщений содержит узел дифференцировани входного сигнала, вход которого вл етс входом блока, а выход подключен ко входу элемента задержки первого сообщени , соединенного выходом через первый элемент И и формирователь первого сообщени с первым выходом блока, ко входу элемента задержки второго сообщени , соединенного выходом через второй элемент И и формирователь второго сообщени со вторым выходом блока, и через элемент ИЛИ ко входу счетчика, соединенного выходом со входом дещифратора, выходы которого подключены соответственно ко входам трех реле времени, первые выходы которых подключены к соответствующим выходам сброса счетчика, а вторые выходы- соответственно к управл ющим входам первого и второго элементов И и входу формировател сигнала недостоверности, соединенного выходом со вторым выходом блока.
Источники информации, прин тые во внимание при экспертизе 1 Авторское свидетельство СССР № 377759, кл. G 06 F 3/04, 1970.
2. Авторское свидетельство СССР № 371574, кл. G 06 F3/04, 1970 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772546221A SU734651A1 (ru) | 1977-11-23 | 1977-11-23 | Устройство дл сопр жени вычислительной машины с импульсными датчиками |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772546221A SU734651A1 (ru) | 1977-11-23 | 1977-11-23 | Устройство дл сопр жени вычислительной машины с импульсными датчиками |
Publications (1)
Publication Number | Publication Date |
---|---|
SU734651A1 true SU734651A1 (ru) | 1980-05-15 |
Family
ID=20734192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772546221A SU734651A1 (ru) | 1977-11-23 | 1977-11-23 | Устройство дл сопр жени вычислительной машины с импульсными датчиками |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU734651A1 (ru) |
-
1977
- 1977-11-23 SU SU772546221A patent/SU734651A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU734651A1 (ru) | Устройство дл сопр жени вычислительной машины с импульсными датчиками | |
SU824243A1 (ru) | Устройство дл регистрации информации | |
SU1111195A1 (ru) | Тренажер радиотелеграфиста | |
SU1473077A1 (ru) | Устройство дл контрол серий импульсов | |
SU1128243A2 (ru) | Устройство дл обмена управл ющей ЭВМ с объектами контрол | |
SU809293A1 (ru) | Устройство дл приема и передачииНфОРМАции | |
SU890399A1 (ru) | Мажоритарное устройство | |
SU1749904A1 (ru) | Устройство дл контрол работы оператора | |
SU869052A1 (ru) | Устройство дл контрол последовательности импульсов | |
RU1783533C (ru) | Устройство дл передачи дискретной информации | |
RU2024926C1 (ru) | Устройство для контроля временных рассогласований импульсных последовательностей | |
SU1119057A1 (ru) | Тренажер радиотелеграфиста | |
SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU1647870A1 (ru) | Устройство дл обнаружени потери импульса | |
SU902281A1 (ru) | Устройство анализа телеметрических сигналов | |
SU416668A1 (ru) | ||
SU790234A1 (ru) | Устройство воспроизведени пр моугольных импульсов | |
SU809144A1 (ru) | Устройство дл сопр жени вычисли-ТЕльНОй МАшиНы C иМпульСНыМи дАТчи-КАМи | |
SU792574A1 (ru) | Синхронизирующее устройство | |
SU1695526A1 (ru) | Устройство дл опроса информационных датчиков | |
SU873397A1 (ru) | Бинарный амплитудно-временной квантователь | |
SU1111194A1 (ru) | Тренажер радиотелеграфистов | |
SU1157544A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
SU1437873A1 (ru) | Устройство дл параллельной записи информации в две ЭВМ | |
SU1061128A1 (ru) | Устройство дл ввода-вывода информации |