Claims (2)
.элемента НЕ. Выход первого ключа подключен к первому входу регистра сдвига , второй вход которого вл етс третьим входом стохастического функционального преобразовател и, подключен ко второму входу счетчика числа испытаний и к первому входу сумматора, выходы которого подключены ко входам элементов И группы соответственно, первый вход которого подключен к выходу счетчика числа испытаний. Выход элементов И группы вл етс выходом стохастического функционального преобразовател . Выходы регистра сдвига подключены ко входам rpyniHji последовагтельно соединенных элементов И, выход которых подключен к первому входу переключател , выходы которого подключены ко входам сумматора соответственно , а входы переключател подключены к выходам группы элементов запрет , пр мые и инверсные входы которых соединены соответственно с выходами группы элемегггов И. Этот функциональный преобразователь не позвол ет делить любое число на любое число. Целью изобретени вл етс расширение функциональных возможностей преобразовател за счет выполнени операции делени любого числа на любое числ Дл достижени поставленной цели преобразователь содержит второй ключ, элемент И, элемент Запрет, второй преобразователь код-веро тность, первый вход которого вл етс четвертым входом стохастического функционального преобразовател , второй вход которого подключен ко второму входу второго преобразовател код-веро тность выход которого подключен к первым входам эле мента Запрет и элемента И, второй вход которого подключен ко второму и третьему входам первого ключа, выход которого подключен к первому и второму входам второго ключа, третий вход которого подключен к выходу элемента И, а выход второго ключа соединен со вторым входом элемента Запрет, выход которого подключен ко второму входу пе реключател . Структурна схема преобраз9вател приведена на чертеже. Преобразователь содержит последовательно включенные первый преобразователь 1 код-веро тность, счетчик 2.. числа испытаний, группу 3 элементов И, информационные входы которых подключе ны к выходам сумматора 4, регистр 5 сдвига, выходы которого подключены ко вторым входам последовательно включен ных (двухвходовых) элементов И 6, причем информационный вход регистра 5 подключен к первому входу первого элемента И 6, выход последнего элемента И 6 подключен к первому а входу первого ключа переключател 7, выхода которого подключены ко,входам сумматора 4, а вторые в входы - к выходам р да элементов Запрет 8, пр мой и инверсный (блокирующий), входы которых цодключены ко входу и выходу соответству щего элемента И 6. Информационный вход регистра 5 сдвига подключен к вы ходу первого ключа 9, первый а вход которого подключен к выходу первого .ключа 9, первый а вход которого подключей к выходу преобразовател 1 и входу элемента НЕ 10, выход которог подключен ко второму в и третьему с входам ключа 9 и первому входу элемен та И 11, выход которого подключен к третьему с входу второго ключа 12, первый а и второй в входы которого объединены и подключены к выходу клю ча 9, а выход - ко входам первого иэ р да элементов Запрет 8 и первому входу элемента запрет ХЗ, второй вход которого подключен ко второму входу элемента И 11 и через второй преобразователь код-веро тность 14 ко второй входной шине (V ), а выход - третьему (с) -входу первого ключа переключател 7. Устройство имеет третью входную шину (такт), подключенную к объединенным входам преобразователей 1 и 14 и счетчика 2, четвертую входную шину ( установка), подключенную к установочным входам счетчика 2, сумматора 4 и {зегистра 5, а также выходную шину (г), подключенную к выходу группы 3 элемент тов И. Функционирование устройства определ ет положение ключей 7 и 9, 12. В режиме возвепение в степень исходное положение - нулевое состо ние элементов пам ти счетчика 2, сумматора 4 и регистра 5. Ключи наход тс в положении а. При подаче на вход устройства исходного операнда х и тактовых импульсов преобразователь 1 кодирует величину--х веро тностным кодом Р(х). Сигналы, формируемые на выходе преобразовател 1, поступают на вход цепочки элементов И 6 и информационный вход реги-i стра сдвига 5. Мгновенные значени веро тностного (О или 1) последовательно (с продвижением информации по регистру) перемножаютс на элёментахИ 6. Причем на выходе первого эле мента И формируетс код Р(х), на вьтходе второго элемента И - код Р(х) и т.д. Одновременно на вход счетчика 2 поступают тактовые импульсы. При переполнении счетчика 2, емкость которого определ ет выбранное число испытаний, на управл ющий вход элемента И группы 3 поступает сигнал, который считывает информацию с выхода сумматора 4. Этот режим работы аналогичен работе прототипа. В режиме обращениечисла исходное состо ние - нулевое положение элементов пам ти счетчика 2, регистра 5, а в сумматор занесено число О...01,0... (одна цела ). Ключи наход тс в положении в. При этом функционирование устройства основано на реализации зависимости (1), которую при веро тностной форме представлени информации целесообразно представить в виде Iоо - 4 ,.. Р(., (1) где Р(х) 1-Р(х) реализуетс с помощь элементов НЕ (инвертора) 1О и блокирующих Екодов элементов Запрет S. При ограничении р да (2) m -1 членами возникает методическа погрешность 00. i . (2) Нулевой член р да (2) равен 1 и поэтому исходное состо ние сумматора 4 .тоже равно 1. Учитыва , что при возведении в.степень с ромощью регистра сдвига Р (х) и Р (it ) J оказываютс совместными, так как мгновенное значение P(, тогда и только тогда, когда Р (к) можно упростить режим работы сумматора/ накапливающего сумму вида (2). Так при выбранном числе членов р да. (2), например, , может возникнуть сйтуагСи , когда за один такт необходимо просуммировать О,1 ил 2 импульса. Причем один импульс на суммирование поступает, когда, P( а Р (х)0. Два импульса необходимо . суммировать когда Р. (х) 1и (x)i.B эт случае можно с выхода элемента И 6 на сумматор 4 занести f2, заблокирова ( запретив) при этом занесение +1 в сум матор 4 с выхода элемента НЕ 10. При ограничении членов р да (2) числом т-1 используетс (irn-1)-разр дный регистр , сдвига. Однако существует веро тность , отлична от нул , того, что в последовательности Р (х) подр д наход тс (или будут сформированы) ёдиничных сигналов больще.чем w-1. В этом случае на вход сумматора записываютс сигналы с весом +(vn-l), что реализовано в устройстве. Вычислени заканчиваютс с приходо тактового импульса, который переполн ет счетчик 2. Этот режим работы также аналогичен работе прототипа. В режиме деление часел исходное состо ние - нулевое положение элементо пам ти счетчика 2, регистра 5 и сум ,матора 4. Ключи наход тс в положении d. При этом функционирование устройства основано на реализации зависимости Z 5 f , ч С1-у 0 или в веро тностной форме 4T)PCv)l Loc7)j Как и в предыдущем режиме Р(х) 1-Р(х) реализуетс с помощью элементов НЕ 10. Так как на вход первотЧз элемента 6с выхода ключа 12 поступает результат перемножени Р(у)-Р(1-х), то на выходе первого элемента И 6 .ч сформируетс в ;1ичина Р(у) fP(l-x) , т.е. второй член р да (З), на выходе второго - P(y)pfi-x)l, т.е. третий член р да (3), и т.д. Очевидно, что в этом случае вес единиц, поступающих на сумматор 4 с входов элементов Запрет 8 должен быть увеличен на единицу . С весом единицы младшего разр да на сумматор поступают сигналы с вы--хода элемента 13 (формируетс первый член р да). Ограничение членов р да в этом случае приведено к ошибке tPcT) Режим работы сумматора аналогичен предыдущему случаю. Вычислени закан-. чиваютс с приходом тактового импульса, который переполн ет счетчик No item. The output of the first key is connected to the first input of the shift register, the second input of which is the third input of the stochastic function converter and is connected to the second input of the test number counter and to the first input of the adder whose outputs are connected to the inputs of the AND elements of the group, respectively, the first input of which is connected to output counter number of tests. The output of the elements of an AND group is the output of a stochastic functional converter. The outputs of the shift register are connected to the inputs rpyniHji of successively connected elements I, the outputs of which are connected to the first input of the switch, the outputs of which are connected to the inputs of the adder, and the inputs of the switch are connected to the outputs of the prohibition group, the direct and inverse inputs of which are connected respectively to the outputs of the element group I. This functional converter does not allow any number to be divided by any number. The aim of the invention is to expand the functionality of the converter by performing the operation of dividing any number by any number. To achieve this goal, the converter contains a second key, the AND element, the Ban element, the second code-probability converter, the first input of which is the fourth input of the stochastic function converter. , the second input of which is connected to the second input of the second converter; the code-probability of which the output is connected to the first inputs of the Inhibit element and Ta And, the second input of which is connected to the second and third inputs of the first key, the output of which is connected to the first and second inputs of the second key, the third input of which is connected to the output of the And element, and the output of the second key is connected to the second input of the Prohibition element, the output of which is connected to the second input of the switch. The converter circuit diagram is shown in the drawing. The converter contains the first code-probability first converter 1, the counter 2 .. the number of tests, the group of 3 elements I, whose information inputs are connected to the outputs of the adder 4, the shift register 5, the outputs of which are connected to the second inputs of the series-connected (two-input) elements 6, and the information input of register 5 is connected to the first input of the first element 6, the output of the last element 6 is connected to the first and the input of the first key of the switch 7, the output of which is connected to the inputs of the sums torus 4, and the second to the inputs - to the outputs of a number of elements of the Inhibit 8, direct and inverse (blocking), whose inputs are connected to the input and output of the corresponding element AND 6. The information input of the shift register 5 is connected to the output of the first key 9, the first and input of which is connected to the output of the first switch 9, the first and input of which is connected to the output of the converter 1 and the input of the element NOT 10, the output of which is connected to the second in and third from the inputs of the key 9 and the first input of the element 11 and the output of which to the third with the input of the second key 12, the first and in To the inputs of which are combined and connected to the output of the key 9, and the output to the inputs of the first and a number of elements of the Ban 8 and the first input of the XZ prohibition element, the second input of which is connected to the second input of the And 11 element and the second code-probability converter 14 to the second input bus (V), and the output to the third (s) input of the first switch key 7. The device has a third input bus (clock) connected to the combined inputs of converters 1 and 14 and counter 2, the fourth input bus (installation) connected to the installation inputs counter 2, adder 4 and {zegr 5, as well as the output bus (g) connected to the output of group 3, element I. The device operates determines the position of keys 7 and 9, 12. In the return power mode, the initial position is the zero state of the elements the memory of counter 2, adder 4 and register 5. The keys are in position a. When the source operand x and the clock pulses are fed to the input, the converter 1 encodes the value - x with the P (x) probability code. The signals generated at the output of converter 1 are fed to the input of the chain of elements AND 6 and the information input of the reg-i shift country 5. The instantaneous values of probability (O or 1) are sequentially (with the advancement of information on the register) multiplied by element 6. And at the output the first element And the code P (x) is formed; at the input of the second element I, the code P (x), etc. At the same time at the input of the counter 2 receives the clock pulses. When counter 2 overflows, the capacity of which determines the selected number of tests, the control input of the AND element of group 3 receives a signal that reads information from the output of the adder 4. This mode of operation is similar to that of the prototype. In the reversal mode, the initial state is the zero position of the memory elements of the counter 2, register 5, and the number O ... 01.0 ... (intact) is entered in the adder. The keys are in position c. At the same time, the operation of the device is based on the implementation of dependence (1), which in the probabilistic presentation of information is advisable to be represented as Ioo - 4, .. P (., (1) where P (x) 1-P (x) is realized with the help elements of NO (inverter) 1O and blocking Ekodov elements of the Inhibit S. When limiting the number of (2) m –1 members, a methodical error of 00 occurs. i. (2) The zero term of the number (2) is 1 and therefore the initial state of the adder 4 It is also equal to 1. Considering that when erecting a degree, the shift register P (x) and P (it) J turn out to be compatible with and, since the instantaneous value of P (, if and only if P (k) can simplify the mode of operation of the adder / accumulating the sum of the form (2). So, for a selected number of members of the row. (2), for example, it may occur when it is necessary to sum O, 1, or 2 pulses in one cycle, and one impulse for summing arrives when P (a P (x) 0. Two pulses are necessary. add when R. (x) 1 and (x) iB is the case it is possible to add f2 from the output of the AND 6 element to the adder 4, blocking (prohibiting) entry of +1 into the sum of the matrix 4 from the NOT 10 output. When limiting chenii number of members (2) The number m-1 is used (irn-1) -razr projectile loader register shift. However, there is a possibility, other than zero, of the fact that in the sequence P (x) the order is (or will be formed) of single signals more than w-1. In this case, signals with a weight of + (vn-l) are recorded at the input of the adder, which is implemented in the device. The calculations end with the arrival of a clock pulse, which overflows counter 2. This mode of operation is also similar to the operation of the prototype. In the divide mode, the initial state is the zero position of the element memory of counter 2, register 5, and sum, mator 4. The keys are in position d. In this case, the operation of the device is based on the implementation of the dependence Z 5 f, h C1-y 0 or, in probabilistic form, 4T) PCv) l Loc7) j As in the previous mode, P (x) 1-P (x) is implemented using the elements NOT 10. Since the result of the multiplication P (y) -P (1-x) enters the input of the primary element 6c of the output of the key 12, the output of the first element 6 of the H forms into; 1 the length of P (y) fP (lx), t . the second term is p (yes), the output of the second is P (y) pfi-x) l, i.e. third term p yes (3), etc. It is obvious that in this case the weight of the units arriving at the adder 4 from the inputs of the elements of the Inhibit 8 must be increased by one. With the weight of the unit of the least significant bit, the adder receives signals from the output of element 13 (the first term of the row is formed). The limitation of the row members in this case is given to the error tPcT) The operation mode of the adder is similar to the previous case. Calculations end- are read with the arrival of a clock pulse, which overflows the counter
2. Таким образом, увеличение количества оборудовани (преобразователь кодверо тность , элемент И, элемент Запрет, и ключ) позвол ет расширить функциональные возможности предложенного устройства . Формула изобретени Стохастический функциональный преобразователь , содержащиД первый преобразователь код-веро тность, первый и второй входы которого вл ютс соответственно первым и вторым входами стохастического функционального преобразовател , второй вход первого преобразовател код-веро тность подключен к первому входу счетчика числа испытаний , а выход первого - п|5еобразовател , код-веро тность - ко входу элемента НЕ и к первому входу первого ключа, второй вход которого подключен к выходу элемента НЕ, а выход первого ключа подключен к первому входу регистра сдвига, второй вход которого вл етс третьим входом стохастического функционального преобразовател и подключен ко второму входу счетчика числа испытаний и к первому входу сумматора, выходы которого подключены ко входам элементов И группы соответственно, первый вход которых подключен к выходу счетчика числа испытаний, а выход элементов И группы вл етс выходом стохастического функционального преобразовател , выходы регистра сдвига под ключены ко Входам группы последовательно соединенных элементов И соответственно , выход которых подключен к первому входу переключател , выходы которого подключены ко входам сумматора соответственно, а входы переключател подключены к выходам группы элементов Запрет, пр мые и инверсные входы которых соединены соответсве но с выходами и входами группы элементов И, отличающийс тем, что, с целью расширени функциональных возможностей преобразовател за счет выполнени операции делени любого числа на любое число, оно содержит второй ключ, элемент И, элемент Запрет, второй преобразователь код-веро тность первый вход которого вл етс четвертым входом стохастического функциональ кого преобразовател второй вход котор2. Thus, an increase in the amount of equipment (converter, code-factor, AND element, Inhibit element, and key) allows extending the functionality of the proposed device. The Stochastic Functional Converter, comprising a first code-probability converter, the first and second inputs of which are the first and second inputs of the stochastic function converter, respectively, the second input of the first code-probability converter is connected to the first input of the test number counter, and the output of the first one n | deformer, code-like - to the input of the element NOT and to the first input of the first key, the second input of which is connected to the output of the element NOT, and the output of the first key under is connected to the first input of the shift register, the second input of which is the third input of the stochastic function converter and is connected to the second input of the test number counter and to the first input of the adder whose outputs are connected to the inputs of the AND elements of the group, respectively, the first input of which is connected to the output of the test number counter and the output of the elements of the AND group is the output of the stochastic function converter, the outputs of the shift register are connected to the inputs of a group of series-connected elements and, respectively, the output of which is connected to the first input of the switch, the outputs of which are connected to the inputs of the adder, respectively, and the inputs of the switch are connected to the outputs of the Ban group, whose forward and inverse inputs are connected respectively to the outputs and inputs of the group of elements And, that, in order to expand the functionality of the converter by performing the operation of dividing any number by any number, it contains the second key, the AND element, the Ban element, the second code-vertex converter The first input is the fourth input of the stochastic functional converter the second input of which
JctnoHe го подключен ко второму входу второго преобразовател кодгверо тность, выход которого подключен к первым входам элемента Запрет и элемента И, второй вход которого подключен ко второму и третьему входам первого ключа, выход которого подключен к первому и второму входам второго ключа, третий вход которого подключен к выходу элемента И, а выход, второго ключа соединен со вторым входом вхемента Запрет, выход которого подключен ко второму входу переключател . Источники информации, прин тые во внимание при экспертизе 1.Гладкий В. С. Веро тностные вычислительные модели, Наука, 1973, с. 108-110. 2.Авторское свидетельство СССР по за вке № 2412426/18-24, кл. Q O6-F 15/35, 1976 (прототип).JctnoHe is connected to the second input of the second converter with a code-gate, the output of which is connected to the first inputs of the Ban element and the And element, the second input of which is connected to the second and third inputs of the first key, the output of which is connected to the first and second inputs of the second key, the third input of which is connected to the output of the element And, and the output, of the second key is connected to the second input of the Inhibit, the output of which is connected to the second input of the switch. Sources of information taken into account in the examination 1. Smooth V. S. Vertical computational models, Nauka, 1973, p. 108-110. 2. USSR author's certificate for application No. 2412426 / 18-24, cl. Q O6-F 15/35, 1976 (prototype).