SU411450A1

SU411450A1 -

Info

Publication number: SU411450A1
Application number: SU1710599A
Authority: SU
Priority date: 1971-11-02
Filing date: 1971-11-02
Publication date: 1974-01-15

Description

1one

Изобретение относитс к области вычислительной техники и может быть использовано в вычислительных машинах.The invention relates to the field of computing and can be used in computers.

Известны арифметические устройства, содержащие сумматоры, регистровые накопители , блок управлени операци ми с плавающей зап той и блок управлени операци ми с фиксироваНной зап той.Arithmetic devices are known that include adders, register accumulators, a floating-point control block and a fixed-block control block.

С целью упрощени арифметическое устройство содержит блок распределени информации и блок переключени режимов, первый выход которого подключен к первому входу блока управлени операци ми с плавающей зап той, второй выход - к первому входу блока управлени операци ми с фиксированной зап той, а третий вход - ко входу блока распределени и информации, первый выход которого соединен с четвертым входом регистрового накопител , второй-со вторым входом блока управлени операци ми с ллавающей зап той, а третий-со вторым входом блока управлени операци ми с фиксированной зап той.In order to simplify, the arithmetic unit contains an information distribution unit and a mode switching unit, the first output of which is connected to the first input of the floating point operations control unit, the second output to the first input of the fixed point operations control unit, and the third input the input of the distribution and information unit, the first output of which is connected to the fourth input of the register accumulator, the second to the second input of the operation control block with a floating comma, and the third with the second input of the control block tim operations of the fixed point.

На фиг. 1 приведена схема предлагаемого арифметического устройства, а на фиг. 2 - расположение информации в регистрах накопител данного устройства в режимах с фиксированной и плавающей зап той.FIG. 1 shows a diagram of the proposed arithmetic unit, and FIG. 2 - location of information in the registers of the storage device of this device in the modes with fixed and floating comma.

Арифметическое устройство содержит блок управлени операци ми с плавающей зап той The arithmetic unit contains a floating point control unit.

1, блок управлени операци ми с фиксированной зап той 2, регистровый накопитель 3, сумматор 4, блок переключени режимов 5, блок распределени информации 6.1, a fixed-point operation control unit 2, a register accumulator 3, an adder 4, a mode switching unit 5, an information distribution unit 6.

Выходы блока управлени операци ми с плавающей зап той и блока управлени операци ми с фиксированной зап той подсоединены к регистровому накопителю и сумматору , выход сумматора подключен ко входу регистрового накопител , выход блока переключени режимов соединен с блоком управлени операци ми с плавающей зап той, с блоком управлени операци ми с фиксированной зап той и с блоком распределени информации, а выход блока распределени информации подключен ко входам блоком управлени операци ми с плавающей зап той и блоком управлени операци ми с фиксированной зап той и ко входу регистрового накопител .The outputs of the floating-point control unit and the fixed-point operations control unit are connected to the register drive and the adder, the output of the adder is connected to the input of the register accumulator, the output of the mode switching unit is connected to the floating-point control unit, with the unit control of fixed-point operations and with an information distribution unit, and the output of an information distribution unit is connected to the inputs by a control unit for operations with a floating-point and control unit Fixed-point operations and to the input of the register accumulator.

В приведенном примере на фиг. 2 цела часть числа от дробной отделена меткой. В качестве метки может служить маркер, может использоватьс счетчик и т. д.In the example shown in FIG. 2 whole part of the number from the fractional separated label. A marker may be used as a marker, a counter may be used, etc.

В случае фиксированной зап той метка во всех регистрах накопител находитс в одном и том же строго определенном переключателем зап той месте (разр де). В случае плавающей зап той метка стоит перед старщим разр дом целой части каждого числа. В зависимости от того, в каком режиме будет работать данное устройство, блок переключени режимов вырабатывает соответствующий сигнал, поступающий на входы блока управлени операци ми с фиксированной зап той и блока управлени операци ми с плавающей зап той и па вход блока распределени информации . В блоке распределени информации возникает сигнал, соответствующий данному режиму работы устройства, управл ющий распределением информации при -вводе чисел в регистры накопител . А в блоках управлени операци ми с фиксировавпой и плавающей зап той формируютс сигналы, управл ющие операци ми в режимах работы устройства с плавающей и фиксированной зап той .In the case of a fixed comma, the mark in all registers of the accumulator is in the same place (discharge), which is precisely defined by the switch. In the case of a floating point, the label is in front of the beginning of the integer part of each number. Depending on the mode in which this device will operate, the mode switching unit generates a corresponding signal to the inputs of the fixed-point transaction control unit and the floating-point transaction control unit and pa information input of the information distribution unit. In the information distribution unit, a signal is generated that corresponds to this mode of operation of the device, which controls the distribution of information when numbers are entered into accumulator registers. And in the control units of the fixed and floating point operations, signals are generated that control the operations in the operating modes of the device with floating and fixed points.

Работу данного устройства в режиме плавающей зап той можно рассмотреть на примере сложени двух чисел 25, 42672 (регистр первого слагаемого) и 17345, 13 (регистр второго слагаемого). Регистры первого и второго слагаемых вход т в состав регистрового накопител . На входы сумматора поступают младшие разр д целой части из регистров пакопител . После по влени сигнала из блока управлени операци ми с плавающей зап той , сигнализирующего о по влении 1-ой метки из регистра первого слагаемого, на вход сумматора подаетс только второе елагаемое (большее) и запрещаетс подача первого слагаемого на вход сумматора (дл того чтобы цифры целой части не складывались с цифрами дробпой части другого слагаемого ) . Этот запрет существует до по влени 2-й метки из регистра второго слагаемого. Таким образом получаетс результат, равный целой части суммы двух слагаемых. Дальнейшее сложение приведет к получению дробной части суммы. В случае переноса из последнего разр да регистра единица переноса в следующем цикле прибавл етс к первому разр ду регистра.The operation of this device in the floating-point mode can be considered using the example of the addition of two numbers 25, 42672 (the first term register) and 17345, 13 (the second term register). The registers of the first and second terms are part of the register accumulator. The inputs of the adder receive the lower bit of the integer part of the packer registers. After the appearance of a signal from the floating point control unit, signaling the occurrence of the 1st mark from the register of the first addend, only the second available (more) is fed to the adder's input and the first adder to the adder's input is prohibited ( the whole part did not add up with the numbers of the fraction of the other addend). This prohibition exists until the appearance of the 2nd label from the register of the second term. Thus, a result is obtained that is equal to the integer part of the sum of the two terms. Further addition will result in a fractional part of the sum. In the case of transfer from the last register bit, the transfer unit in the next cycle is added to the first register bit.

Предмет изобретени Subject invention

Арифметическое устройство, содержащее сумматор, выход которого соединен с первым входом регистрового пакопител , подключенного выходом к первому входу сумматора, второй вход которого соединен с первым выходом блока управлени операци ми с плавающей зап той, а третий - с первым выходом блока управлени операци ми с фиксированной зап той, причем вторые выходы блоков управлени операци ми с плавающей зап той и с фиксированной зап той подключены соответственно ко второму и третьему входам регистрового накопител , отличающеес тем, что, с целью упрощени , оно содержит блок распределени информации и блок переключени режимов, первый выход которого подключен к первому входу блока управлени операци ми с плавающей зап той , второй выход - к первому входу блока управлени операци ми с фиксированной зап той , а третий вход-ко входу блока распределени информации, первый выход которого соединен с четвертым входом регистрового накопител , второй -со вторым входом блока управлени операци ми с плавающей зап той, а третий - со вторым входом блока управлени олераци ми с фиксированной зап той.An arithmetic unit containing an adder, the output of which is connected to the first input of a register packer, connected by an output to the first input of an adder, the second input of which is connected to the first output of the floating point control unit, and the third to the first output of the control unit with a fixed the second outputs of the floating point and fixed point control units are connected respectively to the second and third inputs of the register accumulator, characterized by o, for the sake of simplicity, it contains an information distribution unit and a mode switching unit, the first output of which is connected to the first input of the floating point operations control unit, the second output to the first input of the fixed point operations control unit, and the third input - to the input of the information distribution unit, the first output of which is connected to the fourth input of the register accumulator, the second one - to the second input of the control unit of operations with floating point, and the third one - to the second input of the control unit of oleratio n sap com