SU719398A1 - Способ изготовлени МДП интегральных схем - Google Patents

Способ изготовлени МДП интегральных схем Download PDF

Info

Publication number
SU719398A1
SU719398A1 SU772519085A SU2519085A SU719398A1 SU 719398 A1 SU719398 A1 SU 719398A1 SU 772519085 A SU772519085 A SU 772519085A SU 2519085 A SU2519085 A SU 2519085A SU 719398 A1 SU719398 A1 SU 719398A1
Authority
SU
USSR - Soviet Union
Prior art keywords
layer
polycrystalline silicon
integrated circuits
doping
areas
Prior art date
Application number
SU772519085A
Other languages
English (en)
Inventor
В.А. Лепилин
Г.К. Самыгина
А.А. Столичнов
Д.Л. Феофанова
В.С. Черняк
Original Assignee
Организация П/Я Х-5263
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Организация П/Я Х-5263 filed Critical Организация П/Я Х-5263
Priority to SU772519085A priority Critical patent/SU719398A1/ru
Application granted granted Critical
Publication of SU719398A1 publication Critical patent/SU719398A1/ru

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

СПОСОБ ИЗГОТОВЛЕН^ МДП ИНТЕГРАЛЬНЫХ СХЕМ, включающий последовательное создание на исходной полупроводниковой пластине сло  ди-.электрика и провод щего сло , преимущественно сло  поликристаллического кремни , вскрытие в последнем окон путем фотолитографического травлени  и формирование в полупро- ВОДНИКО1ЮЙ пластине разнолегирован- ных областей путем ионного-легировани  соответствующих областей, отличающийс  тем, что, с целью снижени  трудоемкости процесса и увеличени  процента выхода годных интегральных схем, все окна в провод щем слоем.поликристаллического кремни  вскрывают одновременно в одной операции фотолитографического травлени , а перед каждой опера1шей легировани  провод т промежуточное маскирование фоторезистом не подлежащих легированию областей. / '(ЛСОсоCD00

Description

Изобретение относитс  к микрозлектронике , в .частности к технологии изготовлени  НЦП интегральных схем, и может быть использовйно при изготовлении интегральных схем с кремниевым затвором, содержащих области с разЛичньм уровнем или типом легировани  (схемы с каналом р-типа п-типа, на взаимодополн ющих транзисторах и т.д.). Среди основных проблем, сто щих при изготовлении интегральных схем можно вьщелить такие как снижение трудоемкости, повьппение технологичности (в том чрсле использование в техпроцессе минимального количества операций, требующих прецизионного выполнени ), повьшение выхода годных схем. Анализ показывает, что наиболее трудоемким процессом и одновременно процессом, характеризующимс  высоким уровнем технологических потерь,  вл етс  фотолитографическое травление. Все это усугуб йатс  при травлении слоев поликристаллического кремни  вследствие нево нроизводимости структуры этого сло  и изменени  её в результате воздейс ви  технологических операций, таких Как термообработка, ионна  импланТаЦЙЯ и т.д. :--; ; Известен способ изготовлени  ВДП йнтегральньгх схем с кремниевым затвором , включающий формирование на п верхности исходной полупроводниково пластины слоев диэлектрика и поликристаллического кремни ; провод т фотолитографию, травлен.ие сло  поли кристаллического кремни  дл  создан затвора, следующим фотолитографйчес КИМ травлением в слое диэлектрика вскрываетс  окна, в которые провод  диффузию дл  создани  истоков и сто ков. Далее следуют операции окислени ,. вскрыти  контактных окон, метал- с лизации и формировани  разводки lj . Недостаток известного способа в том, что в нем из четырех фотолитогра4 1ческих операций лишь одна провидитс  по слою полукристаллического кремни , а также в том, что с помощь.ю этого способа Могут изготавливатьс  йртегральныё схемы, содержащие области лишь с одинаковым уровнем легировани . .- . Известен также способ изготовлени  МДП интегральных схем на взаимодополн ющих транзисторах с кремние7 8 2 вым затвором, состо щий в следующем: после формировани  в кремниевой пл стине п-типа р-областей карманов и р-областей истоков и стоков транзисторов с каналом р-типа, пластину окисл ют дл  создани  затворного диэлектрика п провод т осаждение сло  поликристаллического кремни . Фотолитографическим травлением в сло х поликристаллического кремни  и окисла вскрывают окна и провод т диффузию фосфора, в результате чего образуютс  п области истоков и стоков транзисторов с каналом п-типа. Следующим фотолитографическим травлением сло  поликристаллического кремни  удал ют его с областей истоков и стоков транзисторов с каналом р-типа и отсекают затворы от остального сло . Далее следует окисление, вскрытие контактныхокон, металлизаци  и фотолитографи  по слою металлизации Г Таким образом с помощью этого способа можно создавать интегральные схемы, содержащие области п- и р-типов проводимости. Недостаток известного способа в том, что он требует две фотолитографических прецизионных операции, травлени  поликристалличаского кремни , TaiK как первым травлением задаетс  длина -санала п-канального транзистора , а вторым - степень перекрыти  затвором областей истока и стока. Наиболее близким техническим решением  вл етс  способ изготовлени  МДП интегральных схем, включающий создание на исходной полупроводниковой пластине провод щего сло , пре- имзтцествённо сло  диэлектрика и поликристаллического кремни , вскрытие в последнем окон путем фотолитографического травлени  и формирова-. ние в полупроводниковой пластине разнолегированных областей путем цоследовательного ионного легирова- ни  соответствующих областей З,, Таким образом, этот способ позвол ет .изготавливать ВДП интегральные схемы, содержащие област с различным уровнем легиррвани  - области истоков-стоков и облает резисторов . - Основной недостаток такого способа состоит в том, что из п ти фотолитографических операций три провод т по слою, поликристаллйческого кремни , причем втора  и треть  oneрации провод тс  по слою, структура поверхности которого отличаетс  от структуры объема вследствие нарушений , возникающих при внедрении ионов . В соответствии с этим выход го ных структур на второй и третьей фо толитографических операци х травлени  в среднем в два раза ниже, чем на первой. Помимо сказанного, лучшие результаты на первом травлении обусловлены возможностью визуального контрол  травлени  по уменьшению диаметра п тна, соответствзпощего невытравленной области пластины. При исчезновении п тна травление прекращают, вынима  пластину из травител . На следующих операци х эта возможность отсутствует, так как на пластине уле имеетс  рисунок первого травлени , Целью изобретени   вл етс  снижение трудоемкости изготовлени  и увеличение выхода годных интеграл ных схем. Поставленна  цель достигаетс  тем, что все окна в провод щем слое поликристаллического кремни , вскрывают одновременно в одной операции фотолитографического травлени , а перед каждой операцией легировани  провод т промежуточное маскирование фоторезистом не подлежащих леги рованию областей. . Таким образом независимо от числ областей с различным легированием, лишь одно фотолитографическое травление проводитс  по слою поликрем-т ни . Остальные фотолитографические операции провод тс .по слою, исполь зованному в качестве маски. . . М.атериал маски выбираетс  с учетом вида и режима, легировани . При . легировании ионной имплантацией с знёргией до 100 кзВ в большинстве случаев дл  маскировани  может быть использован слой фоторезиста. При больших энерги х, что примен ютс  весьма редко, наиболее технологичной маской  вл етс  слой алюмини . В случае легировани  диффузией наиболее подход щие маски - окиси крем ни , наност ые разложение;м тетр-это сисидана или моиосилана, а также ни РИД кремни . Фотолитографическое тра лeниeyкa зaнныxcлoeвнeпpeдcтaвл et каких-либо трудностей. На фиг, 1 упрощенно показана в ра резе исходна : пластина после выращивани  слоев окисла и поликристаллического кремни ; на фиг. 2 - пластина после вскрыти  окон в слое поликристал .пического кремни ; на фиг. 3 то же, вид сверху; на фиг. 4 - пластина после первого легировани ; на фиг. 5 - то же вид сверху; на фиг. 6 - пластина после .второго легировани ; на. фиг. 7 - то же, вид сверху; на фиг. 8 - пластина с межслойной изол цией; на фиг. 9 - пластина после металлизации; на фиг. 10 пластина после металлизации, вид сверху . Примером конкретного выполнени  изобретени  может служить процесс изготовлени  МДП интегральной схемы с кремниевым затвором и каналом р-типа , содержащей помимо транзисторов, нагрузочные резисторы. При изготовлении такой МДП интегральной схемы на поверхности крем- , ниеврй пластины 1 п-типа с удельным сопротивлением 7,5 ом-см последовательно формируют слой окиси кремни  2 толщиной 1500-2000 А, получаемый термическим окислением в сухом кислороде при Т 1150 С, и слой поликристаллического кремни  3, получаемый разложением моносилана при Т (см. фиг. 1). В процессе выращивани  поликристаллический кремний 3 легируетс  бором. На первой фотолитографической операции (см. фиг. 2) в слое поликрисТаллического кремни  3 вытравливают окна, включающие области истоков А, стоков 5, ре- зисторов 6, контактов к резисторам 7, а также области 8, соедин ющие затворы 9 с остальным слоем поликристаллического кремни  3 (см. фиг. 2 и 3). При этом полностью формируетс . конфигураци  затворов 9. Момент окончани  травлени  фиксируют по исчезновению на пластине п тна, соответствующего невытравленной области. Далее нанос т слой позитивного фоторе|3иста толщиной 1 мкм и экспонируют erg через соответствзтощий фотошаблон. После про влени  маска фоторезиста 10 остаетс  над област ми резисторов 6 и област ми 8 отсечени  затворов 9 (см. фиг. 4 и 5). Формирование областей истоков 11, стоков 12 и контактов резисторов 13 провод т . :имплантацией ионов В с энергией 100 кэВ и дозой 500 мккул. При эТом области резисторов, 6 и области, отсекающие затворы от остального сло  пЪликристаллического кремни , защищены маской фоторезиста 10 и не легируютс .
Фоторезист удал ют в кислородной плазме и снова нанос т слой фоторезиста , экспониру  его таким образом , что после про влени  маска 10 фоторезиста остаетс  только над област ми 8, отсекающими затвор 9 от остального сло  поликристаллического кремни  3. Незащищенными фоторезистивной маской 10 остаютс  не только области резисторе. 6, но и истоки П и стоки 12 (см. фиг. 6 и 7).
Это становитсй возможным вследствие того, что втора  имплантаци  ионов В (формирование резистора 13 проводитс  с той же знергией (100 кэВ), но дозой 3 мккул, т.е. на Два. пор дка меньшей, чем в первом случае. Увеличение дозы легиро .вани  истоков и стоков на 1% не вли ет на характеристики прибора. После сн ти  фоторезистивной маски 10 нанос т межслойную изол цию 14 (см. фиг. 8), в качестве которой используют окисел кремни  толщиной 0,6-0,8 мкм, получаемый вакуумным пиролизом тётроэтоксисилана при Т 7(fc или другим известным способом . В Процессе осаждени  слой окисла 14 легируют фосфором с концентрацией 1-2% мол рных. Последующа  термообработка при Т 1100 С в течение 15-20 мин преследует
цель уплотнени  межслойиой изол ции 14 и активацию внедренной примеси . При этом происходит разгонка областей истоков 11 и стоков 12 и резисторов 15. Указанный режим обеспечивает необходимый уровень пробивных напр жений р-п-переходов (40 В) и поверхностных сопротивлений областей истоков - стоков 11-12 и резисч / in О 1 /
торов 14-30 -гг- и 2 KOM/D соответственно .
Далее следуют обычные операции фотолитографического вскрыти  контактных окон к истокам 11, стокам 12, резисторам 15 и затворам 9, напыление алюмини , выжигание и фотолитографическое формирование металлической коммутации 16 (см. фиг. 9 и 10).
I . . .
; Как и следовало ожидать, выход
|Годных структур на первой фотолитографической операции (по слою поликристаллического кремни ).не отличаетс  от выхода годных на первом травлении по известному способу, на второй и третьей фотолитографической операци х (по фоторезистивной маске) выход существенно выше и достигает 90-95%. Кроме того, по сравнению с известным способом трудоемкость процесса существенно ниже, так как прецизионное травление поликристаллического кремни  проводитс  лишь один раз вместо трех в известном способе.

Claims (1)

  1. СПОСОБ ИЗГОТОВЛЕНИЯ МДП ИНТЕГРАЛЬНЫХ СХЕМ, включающий последовательное создание на исходной полупроводниковой пластине слоя ди- .
    электрика и проводящего слоя, преимущественно слоя поликристаллического кремния, вскрытие в последнем окон путем фотолитографического травления и формирование в полупроводниковой пластине разнолёгированных областей путем ионного легирования соответствующих областей, о т личающийся тем, что, с целью снижения трудоемкости процесса и увеличения процента выхода годных интегральных схем, все окна в проводящем слоем, поликристаллического кремния вскрывают одновременно в одной операции фотолитографического травления, а перед каждой операцией легирования проводят промежуточное маскирование фоторезистом не подлежащих легированию областей.
    г
    868612 ' 'TiS
    Фиг. 1
    1 719398 2
SU772519085A 1977-08-16 1977-08-16 Способ изготовлени МДП интегральных схем SU719398A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772519085A SU719398A1 (ru) 1977-08-16 1977-08-16 Способ изготовлени МДП интегральных схем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772519085A SU719398A1 (ru) 1977-08-16 1977-08-16 Способ изготовлени МДП интегральных схем

Publications (1)

Publication Number Publication Date
SU719398A1 true SU719398A1 (ru) 1985-05-07

Family

ID=20722778

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772519085A SU719398A1 (ru) 1977-08-16 1977-08-16 Способ изготовлени МДП интегральных схем

Country Status (1)

Country Link
SU (1) SU719398A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Патент US ^- 3576478, кл. 317-235,-опублик. 1971.2.HUAg CHAng LiN, jL. HaLSOR, p.j. HAYES, IEEE Transaction on Electron Pevicls, v. ED-19, N^11, 1972, p. 1199-1200,3.Комплект гехнологической документации СБ7 344 128 мк (прототип). *

Similar Documents

Publication Publication Date Title
KR100512029B1 (ko) 마스킹 단계들이 감소된 nmos 및 pmos 디바이스 제조 방법
US4085498A (en) Fabrication of integrated circuits containing enhancement-mode FETs and depletion-mode FETs with two layers of polycrystalline silicon utilizing five basic pattern delineating steps
US4373249A (en) Method of manufacturing a semiconductor integrated circuit device
KR100310907B1 (ko) 반도체장치및그제조방법
US5241208A (en) Semiconductor device comprising an analogue element and a digital element
JPS6080269A (ja) 半導体素子の製法
US4517731A (en) Double polysilicon process for fabricating CMOS integrated circuits
EP0337481A2 (en) Semiconductor device
US4621412A (en) Manufacturing a complementary MOSFET
SU719398A1 (ru) Способ изготовлени МДП интегральных схем
JPS5660063A (en) Manufacture of semiconductor device
JPS6360549B2 (ru)
JPS5918874B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS61105869A (ja) 薄膜トランジスタの製造方法
JPS597231B2 (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JPH0831601B2 (ja) 半導体装置の製造方法
JPS5874070A (ja) 半導体装置の製造方法
SU1023969A1 (ru) Способ изготовлени взаимодополн ющих МДП-приборов
RU2099817C1 (ru) Способ изготовления мдп ис
RU2051443C1 (ru) Способ изготовления кмоп ис
JPH04215442A (ja) 半導体装置の製造方法
JPH06224379A (ja) 半導体装置の製造方法
JPS6372148A (ja) 半導体集積回路装置の製造方法
RU2105382C1 (ru) Способ изготовления мдп ис
JPH04368171A (ja) Bi−CMOS集積回路の製造方法