RU2051443C1 - Способ изготовления кмоп ис - Google Patents
Способ изготовления кмоп исInfo
- Publication number
- RU2051443C1 RU2051443C1 SU5024062A RU2051443C1 RU 2051443 C1 RU2051443 C1 RU 2051443C1 SU 5024062 A SU5024062 A SU 5024062A RU 2051443 C1 RU2051443 C1 RU 2051443C1
- Authority
- RU
- Russia
- Prior art keywords
- regions
- type
- silicon dioxide
- layer
- carried out
- Prior art date
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Использование: способы изготовления КМОП ИС, применяемых в микроэлектронике. Сущность изобретения: на поверхности полупроводниковой подложки первого типа проводимости с карманами второго типа проводимости формируют изолирующий диэлектрик из термической двуокиси кремния, вскрывают одновременно все области истоков, стоков и разделительные области МОП транзисторов обоих типов, выращивают на поверхности открытых областей технологический слой двуокиси кремния толщиной менее 0,3 толщины слоя изолирующего диэлектрика и проводят фотогравировку области истока, стока и разделительных областей n-типа с использованием фотошаблона с окнами больших размеров, чем окна в слое изолирующего диэлектрика, затем проводят легирование примесью n-типа и ускоренное низкотемпературное окисление легированных областей n-типа во влажной среде, затем проводят легирование истоков, стоков и разделительных областей р-типа через технологический слой, после чего проводят фотогравировку изолирующего и технологического слоев, вскрывая области под затвор и контакты, и формируют затворный диэлектрик и электрод затвора. 3 з. п. ф-лы, 4 ил.
Description
Изобретение относится к электронной технике и может быть использовано при изготовлении полупроводниковых приборов, в частности, КМОП интегральных схем.
Наиболее близким по технической сути к предлагаемому является способ изготовления КМОП ИС, согласно которому изготавливается КМОП структура без самосовмещения областей исток-стоков с электродом затворов.
Технологический процесс изготовления КМОП структур следующий.
В низколегированной подложке n-типа проводимости формируют примыкающую к поверхности низколегированную область кармана р-типа, формируют маску и фотогравировкой нанесенного на поверхность окисла вскрывают области р+-истоков-стоков (и р+-изоляции), легируют вскрытые окна примесью р-типа и термической обработкой проводят разгонку примеси с выращиванием защитного окисла, формируют маску и фотогравировкой суммарного защитного окисла области n+-истоков-стоков (и n+-изоляции). Легируют вскрытые окна примесью n-типа и термической обработкой проводят разгонку примеси с выращиванием защитного окисла, фотогравировкой защитного окисла вскрывают поверхность активных областей, включающих области истоков-стоков и области канала, и формируют тонкий затворный диэлектрик.
Далее известными методами формируют электроды затворов и металлизированную разводку элементов.
Этому способу изготовления характерна пониженная плотность размещения элементов, обусловленная допуском на рассовмещение слоев, составляющим обычно для контактной фотолитографии 2 мкм, в связи с тем, что местоположение областей n+ и р+-типа задается на двух разных этапах фотомаскирования. Аналогично, для гарантии перекрытия областей истоков, стоков электродом затвора, топологическое их перекрытие должно составлять 4 мкм (с учетом двойного допуска на рассовмещение слоев).
Другим недостатком известного способа является повышенный разброс соотношения эффективных длин каналом nМОП и рМОП транзисторов ввиду того, что длины каналов определяются на разных этапах фотомаскирования, что особенно важно при изготовлении аналоговых ИС.
Техническим результатом изобретения является повышение плотности размещения элементов КМОП ИС.
Технический результат достигается тем, что в способе изготовления КМОП ИС, включающем формирование в кремниевой подложке первого типа проводимости с карманом второго типа проводимости областей истоков, стоков и разделительных областей МОП транзисторов первого и второго типов проводимости, изолирующего и затворного диэлектриков и разводки, с целью повышения плотности размещения элементов после формирования в подложке первого типа проводимости кармана второго типа проводимости и формирования на поверхности подложки изолирующего слоя термической двуокиси кремния проводят фотогравировку и травление в изолирующем слое двуокиси кремния одновременно всех областей истоков, стоков и разделительных областей МОП транзисторов обоих типов проводимости, далее выращивают на поверхности открытых областей подложки технологический слой двуокиси кремния толщиной менее 0,3 толщины слоя изолирующей двуокиси кремния, проводят фотогравировку областей истоков, стоков и разделительных областей n-типа с использованием фотошаблона с окнами больших размеров, чем открытые окна в слое изолирующей двуокиси кремния, проводят легирование открытых областей кремниевой подложки примесью n-типа и проводят ускоренное низкотемпературное окисление легированных областей n-типа во влажной среде, далее проводят ионное легирование истоков, стоков и разделительных областей р-типа сквозь слой технологической двуокиси кремния, проводят фотогравировку в слоях изолирующей и технологической двуокиси кремния областей под затвор и контакты и формируют затворный диэлектрик и электрод затвора.
Слой изолирующей двуокиси кремния выращивают толщиной 0,4-0,5 мкм, слой технологической двуокиси кремния выращивают толщиной 0,03-0,06 мкм, легирование областей n-типа проводят ионной имплантацией фосфора, ускоренное окисление областей истоков, стоков и разделительных областей n-типа проводят при 830-900оС до формирования на поверхности областей n-типа слоя термической двуокиси кремния толщиной 0,25-0,35 км, а ионное легирование областей р-типа проводят с энергией 25-50 кэВ.
Слой изолирующей двуокиси кремния выращивают толщиной 0,4-0,5 мкм, слой технологической двуокиси кремния выращивают толщиной 0,12-0,16 мкм, легирование областей n-типа проводят диффузией фосфора во вскрытые в слое технологической двуокиси кремния окна, ускоренное окисление областей истоков, стоков и разделительных областей n-типа проводят при 830-900оС.
Ускоренное окисление областей истоков, стоков и разделительных областей n-типа проводят при 750-850оС в реакторе повышенного давления.
На фиг. 1 показано поперечное сечение полупроводниковой подложки после одновременного вскрытия всех областей истоков, стоков и разделительных областей обоих типов, формирования технологического слоя двуокиси кремния и на этапе формирования областей истоков, стоков и разделительных областей n-типа ионной имплантацией примеси.
На фиг.2 показано поперечное сечение полупроводниковой подложки на этапе формирования областей истоков, стоков и разделительных областей р-типа после формирования областей n-типа и их ускоренного низкотемпературного окисления.
На фиг. 3 показано поперечное сечение полупроводниковой подложки после одновременного вскрытия всех областей истоков-стоков и разделительных областей и обоих типов, формирования технологического слоя двуокиси кремния на этапе вскрытия областей истоков-стоков и разделительных областей n-типа для их легирования путем термической диффузии.
На фиг.4 показано поперечное сечения полупроводниковой подложки на этапе формирования областей истоков, стоков и разделительных областей р-типа после формирования областей n-типа и их ускоренного низкотемпературного окисления.
П р и м е р 1. В соответствии с изобретением на полупроводниковой подложке 1 n-типа, имеющей карман 2 р-типа, фотогравировкой изолирующего окисла 3 толщиной 0,4-0,5 мкм вскрывают разделительные области 4 n+-типа и 6 р+-типа и области истоков, стоков 5 р+-типа и 7 n+-типа и формируют технологический слой двуокиси кремния 8 толщиной 0,03-0,06 мкм. Далее формируют фотомаску 9 с окнами большего размера, чем области 4 и 7, и проводят легирование этих областей ионной имплантацией фосфора дозой 300-700 мкКул (фиг.1). После удаления фотомаски 9 проводят ускоренное окисление областей n-типа во влажной атмосфере при 830-900оС и ионной имплантацией бора с энергией 25-50 кэВ сквозь технологический слой двуокиси кремния 8 легируют области р-типа (фиг. 2).
П р и м е р 2. После формирования разделительных областей 4 n+-типа и 6 р+-типа и областей истоков, стоков 5 р+-типа и 7 n+-типа, согласно примеру 1, формируют технологический слой двуокиси кремния 8 толщиной 0,12-0,16 мкм. Далее формируют фотомаску 9 с окнами большего размера, чем области 4 и 7, проводят травление технологического слоя двуокиси кремния 8 и после удаления фотомаски легируют вскрытые области с помощью термической диффузии фосфора (фиг. 3). Далее, согласно примеру 1, проводят ускоренное окисление областей n-типа во влажной атмосфере при 830-900оС и ионной имплантацией бора с энергией 25-50 кэВ сквозь технологический слой двуокиси кремния 8 легируют области р-типа (фиг.4).
Поставленная цель повышения плотности размещения элементов достигается тем, что взаимное расположение областей р-типа и n-типа не зависит от рассовмещения, поскольку окна под эти области формируются на одном и том же этапе фотомаскирования. Минимальный зазор между р- и n-областями может быть снижен с 5-6 до 2-4 мкм, а минимальное перекрытие электродом затвора областей истоков, стоков с 4 до 2 мкм. Ввиду того, что изолирующий слой двуокиси кремния формируется более толстым по сравнению с технологическим диффузионные области n- и р-типа являются совмещенными с окнами в изолирующем слоем и поэтому расстояние от края омического контакта до края областей n- и р-типа (окон в изолирующем слое) может быть нулевым или контакт может быть выполненным с большими размерами, что также повышает плотность размещения элементов.
Следует отметить, что предлагаемый способ изготовления КМОП ИС можно применять и для реализации КМОП структур с самосовмещением истоков, стоков с электродом затворов, для чего истоки, стоки формирующиеся по предлагаемому способу, и электроды затворов выполняют с зазором, а после формирования затворов проводят достройку областей истоков-стоков до затворов.
Таким образом, предлагаемый способ изготовления КМОП ИС обладает новизной, может быть реализован существующими техническими средствами и позволяет за счет снижения топологических норм без повышения требований к технологическому оборудованию повысить плотность размещения элементов в зависимости от геометрических размеров длин каналов реализуемых транзисторов и требуемых напряжений пробоя на 15-30%
Claims (4)
1. СПОСОБ ИЗГОТОВЛЕНИЯ КМОП ИС, включающий формирование на поверхности кремниевой подложки первого типа проводимости с карманом второго типа проводимости изолирующего диэлектрика, формирование областей истоков, стоков и разделительных областей МОП-транзисторов первого и второго типов проводимости путем фотогравировки и легирования примесью соответствующего типа, формирование подзатворного диэлектрика и разводки, отличающийся тем, что изолирующий диэлектрик формируют в виде слоя термической двуокиси кремния, затем проводят его фотогравировку и травление, одновременно вскрывая все области истоков, стоков и разделительные области МОП-транзисторов обоих типов проводимости, затем формируют на поверхности открытых областей технологический слой двуокиси кремния толщиной менее 0,3 толщины слоя термической двуокиси кремния, после чего формируют области истоков, стоков и разделительные области n-типа путем фотогравировки с использованием фотошаблона с окнами больших размеров, чем открытые окна в слое термической двуокиси кремния, легирования открытых областей кремниевой подложки примесью n-типа и последующего ускоренного низкотемпературного окисления легированных областей n-типа во влажной среде, после чего проводят формирование областей истоков, стоков и разделительных областей p-типа путем легирования примесью p-типа через технологический слой двуокиси кремния, затем проводят фотогравировку изолирующего диэлектрика и технологического слоя двуокиси кремния, вскрывая области под затвор и контакты, и формируют подзатворный диэлектрик.
2. Способ по п. 1, отличающийся тем, что изолирующий диэлектрик формируют толщиной 0,4 0,5 мкм, а технологический слой толщиной 0,03 0,06 мкм, легирование открытых областей кремниевой подложки примесью n-типа проводят ионной имплантацией фосфора, ускоренное окисление легированных областей n-типа проводят при температуре 830 900oС до формирования на поверхности областей n-типа слоя двуокиси кремния толщиной 0,25 0,35 мкм, а легирование примесью p-типа проводят ионами с энергией 25 50 кэВ.
3. Способ по п. 1 отличающийся тем, что изолирующий диэлектрик формируют толщиной 0,4 0,5 мкм, а технологический слой толщиной 0,11 0,15 мкм, легирование открытых областей кремниевой подложки примесью n-типа проводят диффузией фосфора, а ускоренное окисление легированных областей n-типа проводят при 830 900oС.
4. Способ по пп. 1 3, отличающийся тем, что ускоренное окисление легированных областей n-типа проводят при 750 850oС в реакторе повышенного давления.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU5024062 RU2051443C1 (ru) | 1992-01-27 | 1992-01-27 | Способ изготовления кмоп ис |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU5024062 RU2051443C1 (ru) | 1992-01-27 | 1992-01-27 | Способ изготовления кмоп ис |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2051443C1 true RU2051443C1 (ru) | 1995-12-27 |
Family
ID=21595303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU5024062 RU2051443C1 (ru) | 1992-01-27 | 1992-01-27 | Способ изготовления кмоп ис |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2051443C1 (ru) |
-
1992
- 1992-01-27 RU SU5024062 patent/RU2051443C1/ru active
Non-Patent Citations (1)
Title |
---|
Интегральные схемы на МДП приборах./ Под ред. А.Н.Кармазинского. М.: Мир, 1975, с.193-195. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
EP0387999A2 (en) | Process for forming high-voltage and low-voltage CMOS transistors on a single integrated circuit chip | |
US5532178A (en) | Gate process for NMOS ESD protection circuits | |
US5783850A (en) | Undoped polysilicon gate process for NMOS ESD protection circuits | |
US5241208A (en) | Semiconductor device comprising an analogue element and a digital element | |
KR940006259A (ko) | 반도체장치 및 그 제조방법 | |
US4818719A (en) | Method of manufacturing an integrated CMOS of ordinary logic circuit and of high voltage MOS circuit | |
KR890004797B1 (ko) | 우물영역을 갖는 반도체기판상에 형성되는 mis형 반도체장치 | |
US5321282A (en) | Integrated circuit having a charge coupled device and MOS transistor and method for manufacturing thereof | |
US4621412A (en) | Manufacturing a complementary MOSFET | |
JPS5843912B2 (ja) | 半導体集積回路装置の製造方法 | |
RU2051443C1 (ru) | Способ изготовления кмоп ис | |
US5486482A (en) | Process for fabricating metal-gate CMOS transistor | |
US20040169224A1 (en) | Semiconductor device and manufacturing method therefor | |
KR20110023807A (ko) | 반도체 장치의 제조 방법 | |
JPS62262462A (ja) | 半導体装置 | |
KR950002013A (ko) | 박막 트랜지스터를 포함하는 반도체 장치와 그 제조방법 | |
US5498553A (en) | Method of making a metal gate high voltage integrated circuit | |
RU2099817C1 (ru) | Способ изготовления мдп ис | |
US5290713A (en) | Process of manufacturing a semiconductor device by using a photoresist mask which does not encircle an area of implanted ions | |
JPH06252345A (ja) | 半導体集積回路の製造方法 | |
KR930008022B1 (ko) | 반도체장치 | |
JPH03225963A (ja) | 高耐圧misトランジスタ | |
JP2002208694A (ja) | 半導体装置およびその製造方法 | |
RU2105382C1 (ru) | Способ изготовления мдп ис |