SU717776A1 - Устройство дл веро тностного моделировани сложных систем - Google Patents

Description

(54) УСТРОЙСТВО дл  ВЕРОЯТНОСТНОГО МОДЕЛИРСвАНИЯ

сложных CPiCTHM 371 ХОДНЫХ веро тностей существенно завис т от времени, К подобного рода модел м свод тс  алгоритмы anatti1iSK 5rt управлени  и многие реальные производст венные процессы. Эти обсто тельства существенно сужают область применени  изч вестного .устройства.. Шль предлагаемого изобретени  состоит в расширении функциональных воэ мо даостейустройства. Дл  достижени  поставленной цели устч ройство содержит заданий веро тностей , сумматор, блок задани  , элемент И, второй блок пам ти и блок согласовани , выход которого  вл етс  выходом устройства, i9 вжод блока согласовани  соединен с вьрсодом второго бпока пам ти, первый вход второго .блюка пом ти соединен с выходом элемента И, а выходы второго блока Пам ти соединены сой тёётет&енно с Первыми входами регистра адреса и блока задани  веро тностей, вто fSQ ВХбЙЫ КОтбрыХ Й5ЛЯЮ1ГШГТрё ЬИМ и четвертым входами устройств соответст веено, третий и выход блока задани  веро тностей coe)5HHeHu cb OTfiSWcTeeHHO с первым выходом и третьим входом первого блока пам ти, второй вьгхЪй кЪтор6- Itr соединен с первым входом сумматора. Выход которого соединен оо вторым вхо- дом ёчоМ-- ШШЙ ; дйнёй с пёрвь М ЩС.ОДОМ элемш а И, вто|о: ШЕ1ШрШ: 0ёШвыходом SioKa задани  адреса, втортй IBькод Ko S it cbej№tieH с третьим входом ре :гистрбГадоеса а юод блоШГШЮШЙ W biSbeOTftiuia до ш/сЩЩ еЩрв о 1Й1вН мёрно распределенных случайных чисел, еЬ BtOptM входом сумМатОра и с Третьим входом устройства. „,, ; , , X того, блок заданий веро тностей ЪбЖержйт первый и второй элементы И, элемент ИЛИ, элемент сраБ1аёни  , сумматор . Делитель, регистры адреса, первый тЙа:)ШНйфвОгО из:к вл етс  выходом блока, второй выход и первый вход Цепкого |)ёгистра адреса соединены cooi бедственно с йервым входом и ыходом сумматора, второй Вход которого соединен с выходом элемента И/Ш, входы ко- соединены с выходами ifegloro а второго элементов И cooWe fcTBeHHo, пёр Твые входы которьос соединёныс выходами элемента сравнени  соответственно, первый ЁхоД которого  вл етс  входом блока, а ЪтороГ&соД 3n sreBfl cp« HeHBa соеданён cf fteip bff Вьаодом второго регистра адреса, второй вход которого оов 6 динен со вторым входом первого регистра адреса, третий вход которого  вл етс  вторым входом блока, третий вход блока соединен со вторым входом первого элемента И и через делитель со вторьил входом второго элемента И. Блок-схема ус ройства приведена на фиг. 1. На фиг. 2 приведена схема блока задач ни  веро тностей. Элементы устройства взаимосв заны следующим образом. Шины установки начальных состо ний 1 и 2 соединены соответственно с первыми входами первого блока пам ти 3 и второго блока пам ти 4, шины входных воздействий 5 соединены с первыми входами регистра адреса б, блок задани  адреса 7, генератора 9 равномерно распределенных случайных чисел сумматора 9. Шина вькодных сигналов Ю.соеййнёна с выходом блока согласовани  1-1, вход которого соединен с первым выходом второго блока пам ти 4, второй, выход которого соединен со вторым входом регистра адреса 6, выход которого соединен со вторым входом первого блока пам ти 3, нервьгй вькод которого соединен со вторым входом сумматора 9, выход которого соединен с первым входом блока сравнени  12, второй вход ко- ТОрЬго соединён с выходом генератора 8 равномерно распределенных случайных чисел , а выход - с первым входом элемента И 13, второй вход которого соединен с первым выходом блока 7, второй вькод которого соединен с третьим входом регистра адреса 6. Выход элемента И 13 соединен со вторым входом второго блока пам ти 4, третий выход которого соединен с первым входом -блока задани  веро тностей 14, второй вход и выход котороit соединены соответственно со вторьм в третьим входом первого блока пам ти 3, а третьи Входы - с шинами реакции внешней среды 15.- . В блоке задани  веро тностей 14 пер- вьй вход 16 элемента сравнени  17  в- п етс  первым входом блока 14. Первый вход 18 pertrcTpa адреса 19  вл етс  вторым входом блока 14, а второй вход сЬёдайШ с Шрвьй ВШсОДОм регистра адреса 20, второй выход которого соединен CXJ втсфШГЩьдаг э ёйевта сравне Ни  17, перВ1 1Й и второй вьгхОДы которого соотвётп стБвНййсЙ дйнёны с первыми Входами длемсштов И 21 и 22, вторьге входы коЛрых соединены с шиной реакции внешней среды 15, причем вход элемента И 22 571 соединен череЗ делитель 23, а выходы элементов И 21 и 22 соединены соответственно с первым и вторым входом элемента ИЛИ 24, выход которого соединен с первым входом сумматора 25, вьссод и второй вход которого соответственно соединены с третьим .входом и первым вьгходом регистра адреса 19, второй выход 26 которого  вл етс  выходом блока 14. Работа устройства происходит следук щим образом. По шине 1 в первый блек пам ти 3 производитс  запись элементов матрицу переходных веро тностей. В случае работы устройства в режиме обучени  зайисй ваетс  начальна  равноверо тна  мАтрица. По шине 2 во второй блок паМЯТи 4 производитс  запись кода начального -внут реннего состо ни  устройства. Начало пик ла работы определ етс  временем постуПлени  входного сигнала, представл ющего собой К-элементн й двоичный код, по шине входных врздействай 5. Этим сигналом первоначально пронэво дитс  сброс сумматора 9 в исходно состо ние , запускаетс  блок 7 и генератор 8 равномерно распределенных случайных . чисел,, Генератор 8 равномерно распреде пен- ных случайных чисел генери15ует onjrtiau- ное число, равномерно распределенное ва участке . . представлени  числа генератора.. - Одновременно входной сигнал nucifyna ет на первый вход регистра адреса 6, который представл ет собой дешифратор. Этим сигналом обеспечиваетс  выбор конкретной матрицы переходов в первом блоке пам ти 3. X .. На второй вход регистра адреса от вто рого блока пам ти 4, поступает код, соответствукхцего предыдущего вПутреннего состо ни  устройства (или начального со- сто пи ). Этим сигналом черездеши4фаг тор регистра адреса 6 из второго б1юка пам ти 3, выбираетс  строка матрицы п еходных веро тностей. Сигналы от блока задани  номера стро ки поступают на третий вход perncripa ад реса 6, в виде поспедовательностй номв-

ров элементоа 1, 2, ..., hi, выраженных в двоичном коде, где Vn - число элемен тов в строке.

Блок 7 представл ет собой генератор тактовых импульсов, выдающий на каждом цикле работы W импульсов, и очетчик

Элементы строки матрицы записаны в двоичном коде в регистр 19 (см. фиг. 2),

55 по сигналам блока 7.

Claims (2)

1. По сигналам от регистра 20 элементы строки матрицы из регистра 19 подаютс  поочередно в сумматор 25. 66 этих импульсов, определ ющий номер импульса . По Сигналам, соответствующим номерам элементов строки матрицы пере ходных веройтностей, из блока 7i по третьеМу входу регастра адреса 6 производитс  Выбор элементов строки и а первого блока пам ти 3 и их запись в per. гистр 19, блока 14, а также элементы строки матрицы передаютс  в сумматор 9. Сумматор 9 формирует последовательно суммы элементов строки матрицы переходных веройтностей п дд Q.. . -| -и элемент -и строки мат рицы переходных веро тностей, Суммы, получаемые в сумматоре 9, последоват«льно1 сравниваютс  блоком орав- нени  12 со случайным числом поступакхцим в блок сравнени  12 от генератора равномерно распределенных случайных чисел 8. Устройство сравнени  срабатывает в случае, если сумма SV«. При выполнении этого неравенства блок сравнени  12 вьфабатьшает сигнал, который открывает элемент И 13, и номер элемента, при котором сработал блок, записываетс  через элемент И 13 во втен рой блок пам ти 4. Сигнал со второго блока пам ти 4 че- рез блок 11, обеспечивающий щ)еобрааование данного сигнала в сигнал выхода. поступает по шине 1О на объект управлени . По шине реакции таешней среды 15 в блок. 14 поступает сигнал приращени  матрицы Л Р. .Блок 14 выполн ет следующие функции. к элементу строки матриц переходных веро тностей CJ.{ , номер которого находнтс  во вторюм блоке пам ти 4, щзибавл етс  величина с Щ)исущнм ей зкелои Остальные элементы з строкй . уменьшаютс  вли .увеличиваютс  в завй« имости от знака ЛР на величину н записываютс  в первый блок пам ти 3 по ому же адресу, в те же  чейки, где хра« илась непреобразованна  строка. Работает блок следующим образом. .771 Величина р по шине реакции внешне среды в двоичном коде поступает на второй вход элемента И 21 и на делитель 23, который преобразует величину в величину -1 с сохранением знака ДР. Величина поступает на второй вход элемента И 2 2. По входу 16 на первый вход элемента сравнени  17 из второго блока пам ти 4 поступает код, соответствующий номеру выходного элемента устройства. Номера элементов строки из регистра 20 пЬспедовательно поступают на второй вход элемента сравнени  17. Элемент сравнени  17 вЫдает сигнал по пр мому вькоду в Ьлучаё совпаданй  кодовых комбинаций на его пфвом и втором выходах и сигаал по инверсному выходу в противном случае. Инверсный сигнал элемента сравнени  17 открывает элемент И 22, и величина f через элемент ИЛИ поступает в сумматор 25 дл  образовани  новых элёментов , строки, которые После преобразовани  занос тс  вновь в регистр адреса . ripsiMou сигнал с элемента сраввенв  17 открывает элемент И 22 и вечичи а &Р через элемент И 22 и элемент ИЛИ 24 попадает в сумматор 25, в котором элемент измен етс  на величинуЛР в зависимости от ее знака. Преобразованна  таким образом строки заноситс  в первый блок пам ти 4. На этом цикл ,pa6etbi заканчиваетс . Устройство готово к приему нового входп ного бигнала. Эффективность устройства определ етс  тем, что реализованное предлагаемое устройство дает значительну1о экономию машинного времени, так как функционирование аналогичных устройств рейлизовалось в основном в виде машинньк алгоритмов . В результате использовани  подобных устройств в управлении производственным ПF oпёcciэми достигаетс  высока  оператив ность и кйчес;тво управлени , опрёдвлйющих повьпыение эффективности производстве и возрастание производительности труда. Формула изо б р ё тени   1. Устройство дл  веро тностного моделировани  сложных систем, содержащее f epaTOp равномерно распределённых слу  ай)а111Х чисел, выход которого соедине  6 С первым входом блока сравнени , регистр адреса, выход которого соединен с первьгм входом первого блока пам ти, второй вход которого  вл етс  первым входом устройства , отличающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет моделиро- вани  нестационарных процессов, оно содержит блок задани  веро тностей, сумматор , блок задани  адреса, элемент И, второй блок пам ти и блок согласовани , Bbtход KOTOfioro  вл етс  выходом устройства , а вход блока согласовани  соединен с выходом второго блока пам ти, первый вход которого $юл етс  вторым входом устройства, второй вход второго блока пам ти соединен с выходом элемента И, а выходы второго блока пам ти соединены соответственно с первыми входами регист ра адреса и блоТса задани  веро тностей, вторые входы которых  вл ютс  третьим и четвертым входами устройства соответственно , третий вход и выход блока задани  веро тностей соединены соответственно с первым выходом и третьим входом пержого djiOKa пам ти, второй выход ICOTOрого соединен с первым входом сумматора , выход которого соединен со вторым входом блока сравнени , выход которого соединен с первым входом элемента И, второй вход которого соединен с первым вы:ходом блока адани  адреса, второй ход которого соединен стретьим входом регистра адреса, а вход блока задани  адреса объединен со входом -генератора равномерно распределенных случайных чисел, со вторым входом сумматора и с третьим входом устройства. 2, Устройство дл  веро тностного МО- двгюрована  сложных систем по п. 1,от-   .в ч а ю щ е е с   тем, что блок задани  веро тностей содержит первый и второй элементы И, элемент ИЛИ, элемент сравнени , суммй1 р, делитель, и регистры адреса, первый выход первого из которых  вл етс  выходом блока, а второй выход и первыйвход первого регистра адреса соединены соответственно с первьвл входом н выходом сумматора, второй вход которого соединен с вькодом элемента ИЛИ, входы которого соединены с выходами первого и второго элементов И соо- ветственно , первые входы которых соединены с выходами элемента сравнени  соот ветственно , первый вход которого  вл етс  первым входом блока, а. второй вход эл еменila сравнени  соединен с первым выходом второго регистра адреса, второй выход которого соедкгаен со вторым входом сер вого регистра адреса, третий вход которого  вл етс  вторым входом блока, tpettiE вход блока соединен со вторым входом первозх элемента И и через делитель со вторым входом второго элемента И. 717 6 Источивкн информации, прин тые во внимание при экспертизе. 1.Авторское свидетельство СССР № 488212, кл. G Об F 1/02, 1974.
2. 2.Авторское свидетельство СССР № 451085, кл. G06 F 15/36. 1973 (прототип).

   tSgf.